BERLIN (CW) - Mittelpunkt der Entwicklung in der Mikroelektronik ist seit jeher das kalifornische Silicon-Valley. Die im folgenden beschriebenen Trends machte der Leiter der Entwicklung Gate-Arrays des VDI-Technologiezentrums, Berlin, aus.

In der Halbleitertechnologie ist der Trend zu CMOS unübersehbar. Wo für Gate-Arrays heute hauptsächlich noch 5mikro-Strukturen benutzt werden, wird nun die Verwendung von Si-Gate-CMOS mit 3mikro-Leiterbahnen und zwei Metall-Verdrahtungsebenen angestrebt.

Im CAD-Sektor stehen automatische Plazierungs- und Verdrahtungsprogramme kurz vor der Einführung. Die Grafik tritt immer mehr in den Hintergrund, weil über geeignete Eingabemöglichkeiten des Netzwerkes die Maskenvorlage einschließlich der Checkvorlage automatisch generiert werden kann.

Erheblicher Entwicklungsaufwand wird der Verbesserung der Tests gewidmet; zwar generieren die Layout-Programme in Verbindung mit der Schaltkreissimulation auch Testvektoren, jedoch sind diese so komplex, daß sie nochmals zur Selektion der interessierenden Daten bearbeitet werden müssen. Wachsende Aufmerksamkeit gilt auch der Notwendigkeit eines Eingangstests der "uncommitted wafer" selbst, welche die Array-Häuser von den Silizium-Foundries beziehen.

In der für viele Kunden entscheidenden Second-Source-Frage gibt es Anstrengungen, die Kompatibilität von Layout, Masken- und Prozeßdaten sowie die Bereitstellung dieser Daten im Bedarfsfall zu sichern.

Auch unternehmen die amerikanischen Array-Häuser zur Zeit große Anstrengungen, auf dem europäischen Markt Fuß zu fassen. Sie suchen dabei die Verbindung zu hiesigen Systemhäusern oder Distributoren, um deren Marktkenntnis für sich zu nutzen.

Die semikundenspezifischen Schaltungen als "vierte Bauelementerevolution" geraten allmählich in den Blickpunkt wirtschaftlichen Interesses; sowohl Anwender als auch Hersteller beginnen sich darauf einzustellen.