MÜNCHEN (COMPUTERWOCHE) - Die drei Halbleiterkonzerne Royal Philips, ST Microelectronics und Motorola wollen gemeinsam an der weiteren Miniaturisierung ihrer Fertigungsprozesse arbeiten. Dies teilten sie Ende letzter Woche mit. Ziel sind leistungsfähigere Chips mit geringerer Leistungsaufnahme. Gemeinsam mit dem taiwanischen Chip-Auftragsfertiger TSMC (Taiwan Semiconductor Manufacturing Co.) soll die Prozesstechnik in den kommenden fünf Jahren auf Strukturbreiten von 0,032 Mikron geschrumpft werden.

TSMC, Philips und ST hatten bereits im März eine Kooperation angekündigt. Dabei ging es zunächst um einen 0,09-Mikron-Fertigungsprozess. Erste SRAM-Testmuster mit 1 und 4 Mbit wurden bereits im ST-Labor im französischen Crolles sowie bei TSMC in Hsinchu gefertigt. In der zweiten Jahreshälfte soll die Prototypen-Produktion auf Basis des 90-Nanometer-Prozesses beginnen. Ein weiter entwickelter 65-Nanometer-Prozess ist laut TSMC-Director Jack Sun zwei Jahre später geplant.

Die aktuell angekündigte Forschung soll ebenfalls in Crolles stattfinden. Im dortigen Forschungslabor "Crolles 2" befindet sich unter anderem eine Fertigungslinie für 300-Millimeter-Wafer, die ST gemeinsam mit Philips etabliert hat. Die drei Konzerne übernehmen die Kosten zu gleichen Teilen. Bis 2005 dürften die Anstrengungen jeden der Partner geschätzte 1,4 Milliarden Dollar kosten. (tc)