Kaum hatte IBM mit "Strained Silicon" Schlagzeilen gemacht (siehe CW 24/01, Seite 6), zog Intel mit einer anderen Technologie nach. Auch sie wird dazu beitragen, dass das nach Intel-Mitbegründer Gordon Moore benannte Gesetz, wonach sich die Zahl der Bauelemente auf einem Chip alle 18 Monate verdoppelt, noch mindestens zehn Jahre Bestand haben wird.
Intel-Ingenieuren ist es gelungen, Transitoren auf einen Durchmesser von nur 70 bis 80 Atomen oder 20 Nanometer zu verkleinern, einzelne Schalter haben gerade noch eine Höhe von drei Atomen. Intel will damit den Schritt von der heutigen 0,13-Micron-Technologie zum 0,045-Micron-Format machen. Gordon Moore hatte 1993 noch geglaubt, kleiner als 0,25 Micron ginge es nicht.
Schnellere Chips brauchen weniger StromIntel geht davon aus, dass eine CPU mit der neuen Technik eine Milliarde Transistoren besitzen könnte, im besten Pentium 4 sind es 42 Millionen. Die Verkleinerung der Schalter in Kombination mit der höheren Packungsdichte führt zu kürzeren Schaltzeiten: Die CPUs ließen sich mit bis zu 20 statt heute 1,7 Gigahertz takten. Gleichzeitig würden die Chips weniger als ein Volt Strom verbrauchen, also etwa die Hälfte der 1,7 Volt eines Pentium 4.
Der Hersteller glaubt, ab 2007 die verkleinerten Transistoren in Chips verwenden zu können. Dazu bedarf es allerdings nicht nur feinerer und reinerer Wafer, sondern auch neuer Techniken, um Transistoren, Leiterbahnen und andere Bauelemente in die Chips zu brennen. Die heute dafür gebräuchlichen lithografischen Verfahren sind schon bei der 0,13-Micron-Technik an ihren physikalischen Grenzen angekommen. Für die Zukunft setzt der Hersteller auf ein Verfahren, das extremes Ultraviolett (EAV) nutzt. Die EAV-Lithografie wird zurzeit noch von einem Konsortium entwickelt, in dem sich Intel, IBM, AMD und Motorola zusammengeschlossen haben.
Intel eröffnet Forschungslabor für 300-Millimeter-WaferMÜNCHEN (CW) - Mit dem RP1 (Research & Pathfinding) will Intel das weltweit erste Forschungslabor für 300-Millimeter-Wafer eröffnet haben. Die 250 Millionen Dollar teure Einrichtung soll für die Forschung im Bereich der Silizium-Prozess-Techniken bei den größeren Wafern genutzt werden.
Die neuen 300-Millimeter-Scheiben sollen bei der Chipfertigung im Vergleich zu den herkömmlichen Wafern mit ihrem Durchmesser von 200 Millimetern mehr als die doppelte Siliziumfläche bieten. Zu den Vorteilen der Halbleiterherstellung auf Basis der 300-Millimeter-Wafer gehören niedrigere Produktionskosten und geringere Ausschussraten.
Parallel dazu beschäftigt sich das RP1 mit der Entwicklung zukünftiger Fotolithografie, der Forschung an Hochleistungstransistoren und neuen Interconnects sowie der Verwendung umweltschonender Materialien bei der Herstellung von Halbleitern. Einen Teil des RP1 stellt Intels Components Research Lab dar, das zu den Intel-Labs gehört und in erster Linie Siliziumtechniken entwickelt.
Das neue Forschungslabor, das über einen 5200 Quadratmeter großen Reinraum verfügt, wurde neben Intels D1C Technology Development Fab, die 0,13-Mikrometer-Chips auf 300-Millimeter-Wafern herstellt, und dem Massenfertigungswerk Fab 20 in Oregon errichtet. Durch die Nachbarschaft zu diesen beiden Anlagen hofft Intel, die dem RP1 entsprungenen Forschungsideen zügig zur Massenfertigung bringen zu können.