Von CW-Mitarbeiter Egon Schmidt

Das Beispiel wird häufig strapaziert: Die Aktenkoffer-Recherchen von heute füllten gestern ganze Schränke - und vorgestern noch ganze Säle. Zur Illustration des Trends der fortschreitenden Miniaturisierung bei datentechnischen Maschinen ist jedoch kein Hinweis so einprägsam wie dieser. Und vor allem: Diese Rückschau gibt uns eine Vorstellung von der technischen Revolution, die auch in den nächsten Jahren weiter fortschreiten wird.

Will man die Konturen der schnellen und kompakten Rechner von morgen und übermorgen ein wenig schärfer als üblich zeichnen, so empfiehlt sich die Orientierung an jenen Trends, die sich auf dem Gebiet der Halbleiter, also der aktiven Kernstücke aller Rechner, erkennen lassen. Denn obwohl die Grenzen des Fortschritts in puncto dichter Integration und Beschleunigung der Arbeitsfrequenzen erreicht zu sein scheinen, zeigt ein Blick in die Labors der Forscher: Es geht immer noch ungebremst weiter.

Diese Entwicklung kann exemplarisch anhand der Speicherzellen dynamischer Schreib-Lesespeicher (DRAM) dargestellt werden. Für die 256-Kbit-DRAMs aus der ersten Hälfte der 80er Jahre waren planare Anordnungen von Auswahl-Schalttransistor einerseits und die zugehörigen, die elektrische Ladung speichernden Kondensatoren andererseits typisch. Die folgende Generation der 1-Mbit-DRAMs verfügte schon über eine Art von dreidimensionaler Struktur, wobei der Kondensator, der das einzelne Bit in Gestalt einer kleinen elektrischen Ladung speicherte, in einem Graben verschwand. Moderne 4-Mbit-Chips bringen schon beide Elemente der einzelnen Speicherzellen in platzsparender 3D-Anordnung unter.

Der Übergang von primär flächigen zu primär dreidimensionalen Chip-Strukturen hatte für die Industrie nicht nur den Vorteil, daß sie die 4-Mbit-Speicher im wesentlichen mit der gleichen relativ preisgünstigen Prozeßtechnik herstellen konnte wie zuvor schon die 1-Mbit-Chips. Der 4-Mbit-Chip besticht vor allem dadurch, daß er einen weit in die Zukunft weisenden Weg beschreitet: Schon jetzt erwarten führende Exponenten der Halbleiter-Industrie, die 3D-Technik werde sich noch erheblich weiter ausbauen lassen und beispielsweise zu Strukturen führen, bei denen man in einer einzigen Vertiefung gleich mehrere Transistoren plazieren könne.

Dichte, schnelle Speicher-Chips

Fachleuten prophezeien Speicher-Chips, die in jeder einzelnen Vertiefung eine komplette "statische" Speicherzelle des typischen "SRAM" unterbringen können -Speicherzellen jenes Typs, die bislang stets rund dreimal mehr Platz erforderten, als ein DRAM gleicher Kapazität. Da DRAMs, die gerne beispielsweise in schnellen Pufferspeichern Verwendung finden, bekanntlich erheblich rascher schalten als die eher trägen DRAMs, läßt dies Rechner kompaktester Bauart und dennoch höchster Geschwindigkeit erwarten. Gerade im Hinblick auf RISC-Computer mit ihren hohen Taktfrequenzen ist dies wichtig, denn jene modernen Prozessoren sind meist auf Speicher höchster Geschwindigkeit angewiesen.

Heute stellen 16-Mbit-DRAMs dreidimensionaler Bauart den Stand der Technik dar -Chips also, die auf einer Fläche von rund 110 Quadratmillimetern Silizium mehr als 20 Millionen Transistoren vereinen und die partiell Strukturen von nur noch 600 Nanometern Breite aufweisen. Bei ihnen belegt die einzelne Graben-Speicherzelle eine Fläche von rund vier Quadratmikrometer und schon acht Stück dieser Mini-Chips genügen, einen Hauptspeicher mit stattlichen 16 MB Kapazität auszurüsten.

Grenzen der Miniaturisierung

Während die Strukturen in innovativer Halbleiter-Chips sich, wie das Beispiel des 16-Mbit-DRAMs zeigt, langsam der 500-Nanometer-Grenze nähern - um 500 Nanometer wächst ein Fingernagel in einer halben Minute -, erreicht die Technik der Silizium-Transistoren gleichzeitig eine überaus kritische Grenze. Bisher war es möglich, durch fortschreitende Reduktion der geometrischen Abmessungen der einzelnen Transistoren immer neue Rekorde in bezug auf Leistung, Komplexität, Integrationsgrad und Preiswürdigkeit zu erzielen. Jetzt rücken fundamentale phsikalische Grenzen ins Blickfeld.

Sie haben mit dem Verhalten der Elektronen im Bereich abgemagerter Leiter- und Halbleiterstrukturen zu tun, werden mit Begriffen wie "heiße Elektronen" umschrieben und bedeuten für die Praxis zweierlei: Erstens müssen die Chipologen aus Gründen der Zuverlässigkeit jetzt der seit Jahren bewährten Standard-Betriebsspannung von fünf Volt endlich ade sagen und auf drei Volt übergehen, denn nur damit werden sie in den Jahren 1991 bis 1993 die 500-Nanometer-Strukturschwelle unterschreiten können. Zweitens dürften sie trotzdem bald wieder an eine Barriere stoßen, denn auch mit drei Volt lassen sich nur noch eine Zeitlang all jene Vorteile erzielen, die das Schrumpfen der Strukturen bisher stets eingebracht hat. Nichtsdestotrotz werden die Fortschritte sich künftig in größeren Abständen als bisher voll ziehen, wobei Übereinstimmung darüber herrscht, daß zwischen 200 und 300 Nanometern Strukturbreite das Ende der Fahnenstange erreicht ist, und sei es auch nur aus wirtschaftlichen beziehungsweise technischen, nicht aber unbedingt aus rein physikalischen Gründen. Etwa ab 1997 wird die Halbleiter-lndustrie sich grundlegend Neues einfallen lassen müssen.

Führende Vertreter der Halbleiter-Industrie gingen jahrelang davon aus, daß Strukturen unterhalb 500 Nanometern nicht mit herkömmlichen Lichtquellen, also auf dem bekannten fotolithografischem Wege, herzustellen seien. Deshalb dachte man an den Einsatz von - kurzwelligen - Röntgen- und insbesondere Synchrotronstrahl-Geräten, die entsprechend aufwendige und teure Investitionen bedeuten würden.

Heute zeigt sich jedoch mehr und mehr, daß zumindest das, Ende der herkömmlichen Transistortechnik mit ihren 200- bis 300-Nanometer-Strukturen auch ohne Verrenkungen der skizzierten Art erreichbar sein dürfte. Statt aufwendiger Röntgen Geräte sollte es möglich sein, hier innovative Laser, und zwar insbesondere die sogenannten Excimer-Laser, einzusetzen -Apparaturen also, die kurzweiliges Licht der geforderten Qualität liefern und die Beibehaltung der bewährten lithografischen Arbeitsprinzipien ermöglichen können.

Drei Viertel der Fläche sind annähernd nutzlos

Die Technik des dreidimensionalen Aufbaus von Chip-Strukturen als Schlüssel zum Erreichen immer höherer Integrationsgrade beinhaltet nicht allein Bestrebungen, die einzelnen Zellen eines Speichers - oder auch andere elementare Funktionselemente einer komplizierten Schaltungsstruktur - wirksam zu miniaturisieren. Ebenso wichtig wird es bei wachsender Integration von immer mehr Funktioneinheiten auf dem Chip auch, die zahllosen Leiterbahnen, die deren Ein- und Ausgänge miteinander verbinden, in dreidimensionalgestapelter Form auf das Silizium zu packen.

Wie kritisch dieser Punkt heute schon ist - auch wenn er außerhalb des engen Zirkels der Experten bislang kaum Beachtung findet - zeigt ein einfaches Beispiel: In hochmodernen 32-Bit-Mikroprozessoren beanspruchen die Verbindungsleitungen heute schon fast drei Viertel der Gesamtfläche dieser Chips, während den aktiven Prozessor-Bauelementen und Speicher nur ein Viertel der gesamten Chip-Fläche verbleibt.

Im Zeichen solcher fast schon grotesken Relationen zwischen wirklich nutzbringender und eigentlich vergeudeter Chip-Fläche liegt es auf der Hand, daß die Kunst des dreidimensionalen Übereinanderstapelns von Leiterbahnen auf dem Chip in Zukunft für jeden Produzenten einer der Schlüssel zum Erfolg sein wird. Konkret läßt sich dies bereits an sogenannte BiCMOS-Chips mit drei oder gar vier Ebenen von Leiterbahnen absehen, die ob ihrer hohen Integration und Arbeitsgeschwindigkeit in den kommenden Jahre von großem Interesse sein werden, wenn es um noch schnellere und kompaktere Rechner geht.

Diese Schaltungen stellen eine spektakuläre Kombination aus stromsparender und hochgradig integrierbarer CMOS-Technik einerseits sowie schneller, bipolarer Technik andererseits auf einem Chip dar. Sie versprechen gegenüber vergleichbaren CMOS-Chips herkömmlicher Bauart rund doppelt so hohe Verarbeitungsgeschwindigkeiten. Das darf nicht weiter verwundern, sollen sie doch fast schon die kurzen Schaltzeiten der berühmten ECL-Chips moderner, aber immer noch aufwendig zu kühlender Großcomputer erreichen Gleichzeitig verfügen sie über jene hohe Integrationsdichte, die nur CMOS bisher hat bieten können.

Galliumarsenid verläßt langsam seine Nische

Schon heute kennt die Fachwelt beispielsweise schnelle statische BiCMOS-SRAMs mit 1 Mbit Fassungsvermögen, die nur noch acht Nanosekunde Zugriffszeit benötigen, also fast zehnmal schneller sind als Standard-DRAMs. Gatterfelder als Basis anwendungs- beziehungsweise anwenderspezifisch ausgeführter Spezial-lCs der Zukunft (ASICs) sollen einerseits in BiCMOS 100 000 Gatter und mehr bieten und damit die Integration ausgesprochen komplexer Logik auf nur einem Chip erlauben. Andererseits werden sie schnell sein, verheißen die Experten, denn hier sollen die Gatter-Verzögerungszeiten höchstens noch 200 Picosekunde betragen .

Jenseits von BiCMOS beziehungsweise schnellen bipolaren Chips rückt angesichts höchster Arbeitsgeschwindigkeit ein Material ins Blickfeld, dem man gern spöttisch nachsagte: Galliumarsenid ist und bleibt der Halbleiter-Werkstoff der Zukunft. Diese Äußerung war in den letzten Jahren ein durchaus berechtigtes Bonmot, denn immer dann, wenn man gerade meinte, die Technik werde vom klassischen Silizium endlich doch auf berühmte schnelle Galliumarsenid mit seiner hohen Elektronenbeweglichkeit übergehen, immer dann waren Silizium-Chips dank fortschreitender Miniaturisierung der einzelnen Transistoren ebenfalls schnell genug geworden Leichter bearbeiten ließ und läßt es sich obendrein.

Dennoch wissen Experten, daß an Galliumarsenid langfristig kein Weg vorbei führen dürfte Zunächst wohl in Spezialgebieten der schnellen Telekommunikation, später aber auch auf breiterer Front wird es sich ohne Zweifel seinen Platz erobern. Zumal es sich gerade dort eignet, wo man besonders robuste, schwer störbare Schaltungen benötigt: also beispielsweise in Militär-Ausrüstung aller Art, aber auch für Weltraum-Systeme und dergleichen.

Als aktuelles Beispiel für fortschittliche integrierte Schaltungen auf Basis von Galliumarsenid dienen etwa ein bipolares Gatterfeld mit 6000 einzelnen Gattern oder auch ein schneller Analog-Digital-Wandler, der bei fünf Bit Auflösung, also bei einer Genauigkeit von etwa drei Prozent, jede Sekunde 2,5 Milliarden Analogwerte in ihr duales und damit computergerecht aufbereitetes Gegenstück umwandeln kann. Nicht minder eindrucksvoll ist ein 32-Bit-Mikroprozesor auf Basis jenes Verbundhalbleiters, der nach dem RlSC-Prinzip arbeitet, trotz Galliumarsenid mit Strukturgeometrien von nur noch 1,5 Mikrometern ausgeführt ist und für einen Arbeitstakt von 200 Megahertz ausgelegt wurde. Wenngleich wohl erst beim geplanten Übergang auf 700-Nanometer-Strukturen eine rund zehnmal so hohe Verarbeitungsgeschwindigkeit erreicht wird die heute ein ordentlicher PC-Prozessor erzielt.

Im Hinblick auf den Trend zu schnelleren Rechnern mit immer höheren Integrationsgraden ist besonders eine Tendenz beachtenswert. Misch-Systeme aus Silizium und Galliumarsenid rücken in den Vordergrund. Hier werden die teuren Galliumarsenid-Wafer umgangen, die die Ausbreitung dieses schnellen Werkstoffs bislang so gründlich behindert haben. Inzwischen hat man gelernt, schon auf billigen Silizium-Wafern schnelle Galliumarsenid-Bauelemente aufwachsen zu lassen Ähnlich wie schon im Falle der BiCMOS- Technik eröffnet sich wohl hier ein Weg, auf dem die besten Merkmale beider Welten, also der Silizium- wie der Galliumarsenid-Technik, sinnvoll miteinander zu vereinen sein sollten, und zwar auf einem einzigen Chip.

In den Industrielabors lassen sich heute bereits Gatterfelder mit gut 4000 Gattern sowie Laser bewundern, die beide in der skizzierten Galliumarsenid-auf-Silizium-Technik gefertigt wurden. Neuerdings gelang es auch Galliumarsenid-Feldeffekt-Transistoren mit CMOS-Silizium Transistoren auf ein- und demselben Galliumarsenid-auf-Silizium-Chip zusammenzubringen. Deshalb könnte schon etwa ab 1995 mit Mehrwerkstoff: Chips zu rechnen sein, die vom bisherigen Zwang zu lästigen und teuren Kompromissen befreien. Denn dann könnte auf diesen Chips Silizium beispielsweise zeitlich problemlose Speicher- und andere Funktionen übernehmen, während Vorgänge die maximale Frequenz, integrierte Sensorik, integrierte Photonik und schnelle Signalverarbeitung erfordern, dem Galliumarsenid übertragen werden könnten.

Quanteneffekte kommen ins Spiel

Gibt es jenseits der hier kurz skizzierten Galliumarsenid-Strukturen noch Ideen für Chips, die schneller schalten und überdies noch dichter angeordnet werden können? Solch weitreichende Perspektiven kennt man bereits. Sie sind gleichfalls mit dem Werkstoff Galliumarsenid verbunden, weisen aber über die herkömmliche, klassische Elektronik hinaus in das von schwer faßbaren Effekten gepägte Feld der Quantenmechanik und damit gleichzeitig auch in den Bereich von Schalterstrukturen, die die oben erwähnte 200-Nanometer-Barriere vielfach unterschreiten dürften.

Ein Schlagwort, das in diesem Zusammenhang häufiger fallen dürfte, spricht vom "Quanten-Tunneleffekt-Transistor". Es handelt sich dabei um eine Struktur auf Basis von Galliumarsenid, die einem konventionellen Transistor insofern gleicht, als auch sie einen Emitter, einen Kollektor und eine Basis - beziehungsweise eine Tunnel-Zone - kennt. Bei ihr besteht der Emitter aus einem sogenannten "Übergitter", das aus Aluminium-Galliumarsenid einerseits und Galliumarsenid andererseits besteht, während die - den Strom manchmal leitende und manchmal sperrende - Tunnel-Zone nur aus Galliumarsenid gebildet wird. Ihr Kollektor schließlich besteht aus einem reinen Aluminium-Galliumarsenid-Übergitter.

Kompakter und auch schneller

Ein solcher Quanten-Tunneleffekt-Transistor sollte sich im Falle seiner technischen Verwirklichung als Serienprodukt mit Schaltzeiten von nur noch 10 Picosekunden betreiben lassen, erwarten Experten. Er wäre also rund 100 bis 1000mal schneller als herkömmliche Logik moderner Ausführung. Außerdem sollte er sich ohne große Probleme auf Strukturen unterhalb von 100 Nanometer verkleinern lassen, denn für solche Quanten-Tunneleffekt-Transistoren gilt allgemein, daß sie nur dann Schwierigkeiten machen, will man sie in relativ großen Bauformen verwirklichen, nicht aber, wenn man sie kleiner und kleiner herzustellen trachtet.

Ehe die Technik der Chipologie allerdings auf derart exotische, wenngleich eine große Zukunft verheißende Strukturen übergeht, kann man zur Steigerung der Leistung auch auf konventionellem Wege noch eine Menge Neues erproben, beispielsweise eine Technik, bei der mehrere einzelne Chips, die etwa einen Grafik-Signalprozessor, eine Gleitkomma-Einheit und schnelle statische Speicher-Chips umfassen, direkt und ohne eigene Gehäuse auf einem Basis-Silizium-Chip montiert werden.

Eine derartige superdichte Packungstechnik bewirkt allein, also ohne jegliche Verbesserung der hierbei benutzten Einzel-Chips, eine Reduktion des Flächenbedarfs um zwei Drittel und eine Kostenersparnis um die Hälfte. Dies wiederum soll auf der Platine zu einer Senkung des Platzbedarfs um rund neun Zehntel führen und die Leistung des ganzen Grafik-Prozessors dank der nun viel kürzeren Verbindungsleitungen zwischen den Chips obendrein auf das Dreifache steigern.

Ein anderes Beispiel zeigt noch drastischer, wie stark Fortschritte bei der scheinbar trivialen Aufgabe, einzelne Chips ohne interne Verbesserung zu kompakten Gruppierungen zusammenzuschalten, die Leistung künftiger Rechner puschen können. Während sich mit Hilfe der heute gängigen Chip-Gehäuse und bei Einsatz von 1-Mbit-DRAMs nur knapp 1,3 Mbit pro Kubikzoll unterbringen lassen, verdoppelt sich dieser Wert schon beim Übergang auf die moderne Technik de platzsparend-oberflächenmontierten, "beinchenlosen" SMT- Bauelemente.

Wird stattdessen eine neuartige, konsequent optimierte und strikt dreidimensionale Verpackungs-Technik gewählt, so ergeben sich selbst mit herkömmlichen 1-Mbit-DRAMs schon gut 360 Mbit pro Kubikzoll. Bein Übergang auf die kommenden 16-Mbit-DRAMs könnten es dann schwindelerregende 5,8 GBit beziehungsweise knapp 730 MB sein, die in einem Volumen, das kleiner ist als ein Stück Seife, Platz finden.

Lichtstrahlen und Speicher-Moleküle

Ein Ausblick in die Zukunft der Mikroelektronik und verwandter Computer-Basistechniken wäre Heutzutage zweifellos unvollständig, wurde man nicht kurz auch Dinge wie etwa integrierte opto-elektronische Schaltungen erwähnen. Diese Techniken gewinnen vorerst Zusammenhang mit der rechnerinternen wie auch der lokalen und der Fern-Kommunikation mehr und mehr an Bedeutung. Sie werden vielfach schon mit dem Ziel opto-elektronischer beziehungsweise sogar rein optischer Computer vorangetrieben. Auch mit Blick auf schnelle optische Parallelsysteme - und hier insbesondere wieder auf die interessanten Strukturen der sogenannen neuronalen Netze - erregen sie höchstes Interesse.

Hier sei nur kurz angedeutet, daß gerade Lichtstrahlen, die einander im allgemeinen ohne gegenseitige Störung durchdringen können, ideale Kandiaten zu sein scheinen, denkt man an die Entwicklung schneller, da paralleler Logik. Eine andere Entwicklungsrichtung, die derzeit auch mehr und mehr aus dem wabernden Nebel schierer Utopie auftaucht und immer klarer an, Kontur gewinnt, is die der Molekular- beziehungweise der Bioelektronik. Sie strebt ultrafeine Schalter und Speicherstrukturen auf Basis organischer Moleküle oder auch Molekülgruppen an und soll den Bau von Speichereinheiten erlauben, bei denen auf einem Kubikmillimeter rund 100 Millionen GB Platz finden sollen.

*Helga Steinberger, Wirtschafts-Informations-Dienst GmbH, Frankfurt.