MÜNCHEN (mer)-Mit der weltweiten Ankündingung ihrer Workstations "InterAct 32C" und "InterPro 32C" steigt letzt die Intergraph Corporation erneut ins Rennen um den Markt der grafischen Arbeitsstationen ein. Beide Maschinen sind mit dem "Clipper"-Prozessor der Fairchild Semiconductor Corporation ausgerüstet. Preis für die Tischkonstruktion: europaweit rund
30 000 Dollar.
Der 32-Bit-Mikroprozessor, der auf Höchstleistungen in wissenschaftlichen und professionellen Rechenanwendungen in Umgebung des Unix-Betriebssystems ausgelegt ist, arbeitet mit einer Befehlszykluszeit von 30 Nanosekunden. Das entspricht etwa der fünffachen Leistung einer DEC-VAX- 11/780. Der "Clipper" führt Befehle mit einer Rate von durchschnittlich fünf Millionen Instruktionen pro Sekunde (Mips) durch.
Beide vorgestellten Maschinen bieten je sechs Megabyte Hauptspeicher, ein 80-MB-Festplattenlaufwerk sowie ein 1,2-MB-Floppy-Laufwerk. Zur standardmäßigen Software-Ausrüstung der Stationen zählen das Betriebssystem Unix System V, DECVT- 100/200-Terminalemulation und Programme zur Bildschirmverwaltung. Als Option stehen zur Verfügung: Compiler für "C" , Pascal und Fortran; das PC-DOS-Betriebssystem; Emulation des InterAct-Terminals sowie GKS-Routinen (Graphic Kernel System); ferner die Kernsoftware des Intergraph-Netzwerks und die Schnittstelle und Anschlußelemente zum IEEE-802.3-Netzwerk (Ethernet).
Die Tischkonstruktion "lnterPro 32C"ist mit 15-Zoll-oder mit 19-Zoll-Monitor erhältlich. Beide Arbeitsstationen haben eine Auflösung von 1184 mal 884 adressierbaren Bildpunkten sowie non-interlaced 60-Hz-Monitore, die gleichzeitig 32 aktive Farben aus einer Palette von 4096 darstellen können. Die Architektur umfaßt drei unabhängige Subsysteme mit definierten Schnittstellen: Prozessor/Speicher, Netzwerk und Grafik-Verwaltung .
Der " Clipper" bedeutet den Eintritt von Fairchild in die Arena der Hochleistungs-CMOS-Mikroprozessoren.
Bei voller interner und externer 32-Bit-Architektur Umfaßt der "Clipper" drei Chips: eine CPU mit einer Fließkomma-Ausführungseinheit und zwei kombinierte Cache-/Speicherverwaltungs-Chips. Die beiden Cache-Bausteine sind mit der CPU über eine Dual-Bus-Architektur verbunden.
u