Entwicklerforum zeigt Neues für Chips, Schnittstellen und die mobile Zukunft

Intels Prozessortechnik - aus eins mach zwei

14.09.2001
MÜNCHEN (CW) - Intel demonstrierte auf dem hauseigenen Entwicklerforum IDF in San Jose nicht nur Höchstleistungen bei der Prozessortaktrate, sondern gab auch Ausblicke in die Zukunft: "Hyper-Threading" beim Chipdesign, "Banias" als Plattform für mobile Computing sowie technische Details über die zukünftigen IA-64-Chips.

Bereits im kommenden Jahr will Intel in den 32-Bit-"Xeon"-Prozessoren eine neue Technik implementieren, die die Rechenleistung der Bausteine und der damit angetriebenen Systeme um rund 30 Prozent erhöhen soll. Bei Hyper-Threading, das unter dem Codenamen "Jackson"-Technik entwickelt wurde, ist der Chip in zwei logische Prozessoren aufgeteilt, die gleichzeitig unterschiedliche Aufgaben lösen können. Der Vorteil der neuen Technik ist die prinzipiell bessere Ausnutzung der Rechenfähigkeiten der Prozessoren auch im Hinblick auf Platz- und Energiebedarf.

Die zukünftigen Chips (Codename "Foster") sind so aufgebaut, dass jeder der zwei logischen Rechenwerke das IA-32-Datenregister sowie Segmente-, Kontroll- oder Debug-Register enthält. Deshalb kann jeder der beiden nach dem Anschalten und der Initialisierung des Computers individuell gesteuert und beispielsweise mit der Abarbeitung eines bestimmten Threads beauftragt werden.

Die Software muss passenIm Gegensatz zum Zwei-Prozessor-Design mit zwei separaten Chips teilen sich die beiden logischen Bausteine aber die wichtigsten Ressourcen des Xeon, etwa die Execution-Einheit, die Cache-Speicher oder die Schnittstelle zum Systembus.

Damit diese Eigenschaften zum Tragen kommen und sich die Geschwindigkeitsvorteile auswirken können, müssen allerdings Betriebssystem und Applikation diese Art der Parallelisierung über die Fähigkeiten Multitasking und Multithreading unterstützen. Intel will für Anwendungen, die nicht für den Parallelbetrieb ausgelegt sind, ein Toolset entwickeln. Damit sollen Entwickler ihren Programmen Multithreading-Funktionalität auch nachträglich einimpfen können. Für die vielen Programme, die diese Fähigkeiten bereits besitzen, will der Chipgigant ein Tuning-Programm bereitstellen. Software, die für Mehrprozessorsysteme geschrieben wurde, soll auf Hyper-Threaded-Chips unmodifiziert ablaufen.

2003 kommt BaniasTrotz der Architekturverbesserungen zählt auch bei Intel die Erhöhung der Taktraten zum Standardprogramm, wenn es um Leistungszuwachs geht. Paul Otellini, Chef von Intels Architecture Group, präsentierte auf dem IDF den neuen Pentium 4, der mit zwei Gigahertz getaktet ist. Den konnten Besucher der Internationalen Funkausstellung (IFA) in Berlin auch bestaunen, nicht aber eine Variante des Chips, der mit einer Taktrate von 3,5 Gigahertz aufwartet. Otellini wollte allerdings nichts über die geplante Verfügbarkeit dieses Turboprozessors sagen. Das Ende der Fahnenstange dürfte der Pentium 4 bei einer Taktrate von zehn Gigahertz erreichen, glaubt der Intel-Manager.

Im unteren Leistungsbereich wurde die Taktrate des "Celeron" auf 1,1 GHz hochgedreht. Entsprechende Chips mit 1 und 1,1 GHz will Intel noch in diesem Quartal ausliefern. Mit der gleichen Taktrate soll im kommenden Jahr auch die zweite Generation ("McKinley") der IA-64-Chips starten. Neu ist daran, dass ein Level-3-Cache mit 1,5 bis 3 MB Fassungsvermögen auf dem Die implementiert ist. Bei den derzeitigen "Itanium"-Prozessoren ist dieser Speicher noch ausgelagert. McKinley wird auch sechs statt vier Integer-Einheiten enthalten und Daten auf einem mit 128 Bits doppelt so breiten Systembus transferieren. Im Jahr 2003 soll dann die dritte Generation der 64-bit-Familie "Madison" auf den Markt kommen. Wie der englische Branchendienst "Computergram" berichtet, basiert er auf dem McKinley-Design, wird aber in 0,13- statt 0,18-Mikrometertechnik gefertigt und verfügt über einen doppelt so großen Cache-Speicher.

Im gleichen Jahr soll dann auch die neue Mobillinie debütieren, die Intel derzeit unter dem Schlagwort "Banias" konzipiert. Ein Team in Israel entwickelt die neue Architektur von Grund auf. Hauptaugenmerk legen die Forscher auf "Clock-gating", Miniaturisierungs-Techniken und das so genannte "Micro-Operations-Fusion", bei dem einzelne Teiloperationen gebündelt und gemeinsam ausgeführt werden. Ziel ist es, kleinere Chips zu entwerfen, die - bei steigender Rechenleistung - weniger Strom aufnehmen. Profitieren sollen außer Notebooks auch PCs, die in kleinere Gehäuse passen.

Abb: Prozessoren mit und ohne Hyper-Threading

Intel verspricht sich von der Hyper-Threading-Technik eine bessere Auslastung der Ressourcen. Quelle: Intel