Web

MPF: Intel zeigt Quadcore-Itanium

17.10.2002

MÜNCHEN (COMPUTERWOCHE) - Intel hat beim Techie-Treffen anläßlich des Microprocessor Forum die Studie einer Itanium-CPU vorgestellt, die mit vier Prozessorkernen des Itanium-2-Chips ausgestattet ist. Bei der so genannten Multi-Core-Technik handelt es sich um ein integriertes Schaltungs-Design, das lediglich die eigentliche CPU, also das Rechenwerk umfasst. Heutige Prozessoren warten zudem mit weiteren Chip-Elementen wie etwa einen Cache-Speicher, einer Speichermanagementeinheit, Input- und Output-Ports sowie einem Timer auf.

John Crawford, ein Intel-Fellow - also ein Techie, der sich besondere Meriten bei dem Unternehmen erworben hat - stellte das Konzept des Vierkern-Prozessors vor. Er machte keine Angaben dazu, wann Intel eine Itanium-Chipgeneration mit mehreren Rechenwerken auf den Markt bringen wird. Vor 2005 oder 2006 wird aber mit solch einem Chip nicht zu rechnen sein.

Ein Mehrkern-Prozessor hat neben der erhöhten Rechenleistung den Vorteil, dass Techniker bei solch einem Design die in CPUs massiv auftretenden Hitzeprobleme besser in den Griff bekommen können. Außerdem würde Intel bei dieser künftigen Prozessorvariante ein bislang verfolgtes Konzept weiter ausbauen: Intel integriert bekanntlich große Cachespeicher in ein Prozessorlayout und schafft so sozusagen eine Hochgeschwindigkeitsbrücke zwischen dem eigentlichen Rechenwerk und dem Arbeitsspeicher in Form eines sehr schnellen Cache-Zwischenlagers. Dieses Konzept würde nun erheblich erweitert, indem vier Rechenkerne sich um einen sehr großen Cache-Speicher gruppieren. Das gesamte Konstrukt ergäbe dann einen Hochleistungsprozessor.

Crawford sagte nicht, ob Intel auch an einer Zweikern-Variante arbeitet oder sich auf das jetzt präsentierte Erlkönigmodell mit vier Prozessorkernen konzentriert. IBM hat bereits damit begonnen, eine Variante seines Power4-Prozessors auszuliefern, die mit zwei Rechenkernen ausgestattet ist. Hewlett-Packard (HP) und Sun Microsystems planen, kommendes Jahr ebenfalls Zweikern-Versionen ihrer PA-RISC- beziehungsweise Ultrasparc-Prozessoren auf den Mark zu bringen. (jm)