MÜNCHEN (CW) - Das Branchenblatt "Electronic Engineering Times" berichtete, die IBM habe auf Basis eines konventionellen CMOS-Designs einen Chipprototypen entwickelt, dessen Leiterbahnen nur noch 0,08 Mikrometer breit sind. Die Spannungsaufnahme des Bausteins betrug 1,8 Volt. Die Technologie habe aber Spielraum, diesen Wert bis auf ein Volt zu senken. Texas Instruments (TI) hatte kürzlich seine Chiptechnologie "Timeline" vorgestellt, deren Leiterbahnen eine Breite von 0,18 Mikrometer aufweisen.