BONN (VWD) - Ein Verfahren, das trotz des Auftretens von Fehlern im Hauptspeicher einen ungestörten Betrieb der Zentraleinheit erlauben soll, hat Die Gesellschaft für Mathematik und Datenverarbeitung mbH (GMD), Bonn, entwickelt.

Für dieses Verfahren wurde im Projekt "Hochintegrierte fehlertolerante Speicherschnittstelle" ein hochintegrierter Chip entworfen, der etwa 30 000 Transistoren auf einer Siliziusscheibe umfaßt. Wie die GMD mitteilt, kann dieser Chip in modularer Weise einem bereits realisierten Speicher hinzugefügt werden. Er werde an der Schnittstelle zwischen Speicher und Prozessor eingesetzt. Dazu seien Eingriffe nur an der Speicherschnittstelle notwendig. Der Chip sei für den Betrieb in 8-Bit- und 16-Bit-Systemen entworfen und für unterschiedlich große Hauptspeicher gedacht.