IBM hat einige Details über den zukünftigen Power-6-Prozessor angekündigt. Der RISC-Chip wird voraussichtlich Mitte 2007 in neuen Unix-Rechnern vom Typ "System-p" (früher p-Series) sein Debut geben. Wie seine Vorgänger Power 4 und Power 5 soll auch die Nummer 6 zwei Rechenkerne (dual core) enthalten. Eine Quad-Core-Version, bei der zwei Dual-Core-Chips in einen Prozessorsockel gepackt werden, ist für einen späteren Zeitpunkt geplant, meldet der englische Branchendienst "Computerwire". Dieses Verfahren ist in der Industrie sehr beliebt. Intel hat es für den neuen "Xeon-5300"-Chip (Codename "Clovertown") verwendet, der aus zwei Dual-Core-"Woodcrest"-CPUs besteht. Und auch Big Blue hat das Quad-Core-Modul "Power 5+" aus zwei Dual-Core-Power-5-Chips aufgebaut.
Neu am Power 6 wird unter anderem die Ausführungseinheit (execution unit) sein, die für die Abarbeitung von Dezimalberechungen optimiert wurde, die insbesondere für die meisten Finanzapplikationen gebraucht werden. Jeder Rechenkern soll über einen eigenen Vektor-Koprozessor verfügen. Außerdem haben die IBM-Ingenieure Mechanismen für die Fehlererkennung und -behebung aus dem Großrechnerbereich implementiert. Über die Taktrate ist nur bekannt, dass sie zwischen 4 und 5 Gigahertz liegen soll.
Ihre besondere Leistungsfähigkeit wird die zukünftige Server-CPU in puncto Virtualisierung und Partitionierung ausspielen. Der Chip soll angeblich bis zu 1024 virtuelle Maschinen unterstützen, 512 je Rechenkern. Damit würde ein Highend-Server rechnerisch die Einrichtung von mehr als 32.000 logischer Partitionen erlauben. Allerdings dürfte dann die Leistung der einzelnen Partition nicht mehr ausreichen, um modernen Code abzuarbeiten. Insider gehen deshalb davon aus, dass IBM die Anzahl der Partitionen stark begrenzen wird, wie es zuvor schon mit den Power-4- und Power-5-Maschinen passiert ist. Der Power 6 wird mit "Memory Packing" eine neue Art der Hauptspeichervirtualisierung mitbringen: Das RAM kann rekonfiguriert und mit der Partition bewegt werden. Zudem sollen Sicherheitsmechanismen für den Zugriff auf das Memory integriert sein.
Immer wichtiger für IT-Equipment werden Funktionen für die Energiemessung und -reduzierung. Power 6 wird das Feature "Power Executive" enthalten, das die Stromaufnahme überwacht und anzeigt sowie Komponenten deaktiviert, wenn sie nicht gebraucht werden. Dafür ist der Chip mit Wärmesensoren ausgestattet. Auch auf den Hauptplatinen werden Sensoren angebracht sein, die den Stromverbrauch an verschiedenen Stellen im Server kontrollieren. Wie groß die Stromaufnahme der neuen CPU sein wird, ist aber noch nicht bekannt. (kk)