David Yen, der für die Sparc-Entwicklung verantwortliche Executive Vice President, erklärte, bei einer normalen Single-Threaded-Anwendung warte der Prozessor 75 Prozent der Zeit auf Daten aus Cache, Arbeits- oder Massenspeicher. Wenn er aber mehrere Instruktionen oder Threads parallel verarbeiten könne, steige die CPU-Leistung radikal an. Die Technik, einer Anwendung "vorzugaukeln", sie könne zwei Prozessoren statt einem nutzen, gibt es bei Intel seit dem Pentium 4 als "Hyperthreading". Bei IBM läuft sie unter dem Titel "Simultaneous Multithreading". Sun hat die Technologie mit der Übernahme von Afara Websystems erworben und nennt sie "Chip Multithreading".
Parallel sollen die Sparc-Chips mehrere Rechenkerne bekommen, die dadurch ein symmetrisches Multiprozessorsystem in einer CPU darstellen würden. Diese Technik hat IBM mit dem Dual-Kernel des Power 4 eingeführt, HP und Intel haben sie für die PA- beziehungsweise Itanium-Prozessoren angekündigt.
Die Entwicklungen betreffen drei Bautypen der Sparc-CPUs. In der "S"-Serie für Highend-Rechner findet der Prozessor Ultrasparc III noch in diesem Jahr seinen Nachfolger im Ultrasparc IV. Der in 130-Nanometer-Technik gefertigte Chip wird zwei Kerne haben. Dieser CPU soll 2005 der Ultrasparc V folgen. Auch er soll zwei Kerne haben, die sich allerdings vom Single-Thread- auf einen Multithread-Modus schalten lassen. Er wird in 90-Nanometer-Technik gebrannt und soll die fünffache Leistung der jetzigen dritten Sparc-Generation bringen.
Ebenfalls Multithreading-fähig wird die "I"-Serie, deren aktuelles Topmodell der Ultrasparc IIi ist und die für Ein- bis Vier-Wege-Systeme und stromsparende Blade-Server Verwendung findet. Dieser CPU wird der unter dem Codenamen "Jalapeno" entwickelte Ultrasparc IIIi folgen
Völlig neu wird die Prozessorfamilie der "H"-Serie. Eine als "Gemini" geplante Sparc-CPU soll ab 2005 vor allem in Blade-Servern Verwendung finden. Sie wird zwei Threads unterstützen und Strukturbreiten von 130 Nanometern aufweisen. Noch im gleichen Jahr soll die H-Serien-Variante "Niagara" erscheinen. Dieser Chip wird laut Yen mehrere Kerne integrieren und Threads in zweistelliger Zahl parallel abarbeiten. Er werde in 90-Nanometer-Technik gebrannt und bringe die 15fache Leistung des 650 Megahertz schnellen Ultrasparc IIi aufs Suns neuen "B1600"-Blades (siehe CW 7/03, Seite 8). (ls)