MOUNTAIN VIEW (pi) - Die Pyramid Technology Corp. zielt mit ihren drei neuen RISC-Servern, die in der größtmöglichen Ausbaustufe bis zu zwölf Mips-R3000A-CPUs besitzen, nach eigenen Aussagen vor allem auf transaktionsorientierte Umgebungen, die bislang Mainframes vorbehalten waren. Mit der Hardware präsentierte das kalifornische Unternehmen auch die erste am Markt verfügbare Unix-System-V-Version, "DC/OSx", für symmetrische Multiprozessor-Architekturen.
Die von Pyramid als "S-Serie" bezeichneten RISC-Rechner entstanden im einer 18monatigen Zusammenarbeit mit AT&T und sollen als Erweiterung zu deren "3B2"-Rechnerlinie in die Produktpalette des designierten NCR-Aufkäufers integriert werden. Über die 3B2-Systeme könnte es zwischen AT&T und Übernahmekandidat NCR auch zu weiteren Ehestreitigkeiten kommen: Die Unix-Mutter hatte dem Exley-Unternehmen für den Fall der Übernahme angeblich völlig freie Hand für die Produktgestaltung der NCR-Rechnerlinie gelassen. NCR andererseits soll geäußert haben, daß gerade die 3B2-Rechner im Fall eines Zusammenschlusses der beiden Unternehmen sofort über Bord gehen würden.
AT&T versichert seinen Kunden nun allerdings, daß diese Rechnersysteme auf jeden Fall erhalten bleiben würden. Sie werden Übrigens wohl auch von der SNI und Olivetti als OEM-Produkt in deren Angebotspalette aufgenommen. Die S-Rechner sind in drei Produktgruppen aufgeteilt: Ein Einstiegsmodell ist ausgerüstet mit einer oder zwei CPUs und kostet ab etwa 93 000 Dollar. Etwa 270 000 Dollar zahlt der Kunde für das nächstgrößere System mit einem bis zu vier Prozessoren. Das Spitzenmodell gibt es ab rund 350 000 Mark in Konfigurationen von einer bis zu maximal zwölf CPUs.
Die S-Rechner benutzen Pyramids Drei-Bus-Architektur: Neben einem CPU- und einem Memory-Bus laufen die Daten für I/O-Aktionen auf dem Xtend-Bus. Laut Unternehmensangaben sollen Anwender der bisherigen T-Rechner von Pyramid mit den neuen Systemen in den Genuß einer 100prozentigen Leistungssteigerung kommen. Über eine neugestaltete Cache-Speicher-Architektur mit bis zu 4 MB Kapazität auf der Mutterplatine ließe sich vor allem der Durchsatz erheblich steigern.
Unix System V mit der von Pyramid vorgestellten symmetrischen Multiprozessor-Funktionalität nutzt einen gemeinsamen Speicher, jede Aufgabe kann von jeder CPU bearbeitet werden. Besonders interessant ist die Aussage des Unternehmens, daß Anwendungen mit der Betriebssystem-Version von Pyramid angeblich nicht mehr auf die Besonderheiten der Multiprozessor-Umgebung hin umgeschrieben werden müssen, um die Funktionalität mehrerer CPUs trotzdem nutzen zu können. Im "Datacenter OSx"-Betriebssystem - kurz: "DC/OSx" - soll ferner in besonderem Maße die Kompatibilität mit BSD-Unix-Charakteristika verwirklicht worden sein, so daß die Migration von BSD-Applikationen auf die Unix-System-V-Implementation von Pyramid leichter vonstatten ginge.
An Standards unterstützen die neuen Modelle Motif 1.1, X.25, SNA, NFS, Xview 2.0, Looking Glass, Framemaker und X/Window 11.4 sowie die Datenbanken von Oracle, Ingres und Informix. Von Sybase und Unify erwarten Branchenkenner darüber hinaus bis Ende 1991 das OLTP-Produkt Tuxedo (siehe auch Seite 53).
Big-endian versus Little-endian
Diese beiden Begriffe stehen für zwei Byte-Anordnungsverfahren, die in CISC- und RLSC-Maschinen Anwendung finden. Zu den Big-endians gehören etwa Sun- und IBM-Maschinen, während DEC, Intel und Motorola Little-endian-Darstellungsverfahren bevorzugen.
Mittlerweile können hardwaremäßig die Konvertierungen zwischen verschiedenen Byte-Ordering-Verfahren unterstützt werden: RISC-CPUs wie der Am29000 von AMD sind in der Lage, beide Byte-Ordering-Verfahren zu bearbeiten. Auch Intels 960CA-CPU kann beide Datensatzaufbereitungen korrekt lesen.
Die nachfolgende Kurzerklärung ist dem Buch. RISC-Architekturen von Professor Arndt Bode in der zweiten Auflage entnommen.
"Im Little-endian-Format wird das niedrigstwertige Byte an der niedrigsten Adresse im Speicher abgelegt und das höchstwertige an der höchsten. Zum Beispiel befinden sich das Bit 0 eines 32-Bit-Wortes im Speicher an der Byte-Adressen, Bit 8 an der Adresse n + 1, Bit 16 bei n + 2 und Bit 24 bei n + 3. Dieses Format ist die standardmäßige Voreinstellung, die für alle Prozessoren der Firma Intel gilt. Die Big-endian-Methode macht es umgekehrt. Hier liegt Bit 24 an der Adresse n im Speicher und so weiter."