Ein starkes Comeback erlebte 1992 die Silicon-Graphics-Tochter (SGI) Mips Technologies Inc. - wenn sie jemals wirklich weg vom Fenster war. Die Kalifornier loesten nicht nur das in Vorabankuendigungen gemachte Versprechen ein, eine 100-Megahertz- Variante des R4000-Prozessors vorzustellen.
Der Compiler-Spezialist scheint darueber hinaus auch die ACE- Havarie und die stuermische Finanzsituation von 1991/1992 ueberstanden zu haben, die letztendlich in die Uebernahme durch SGI muendete. Vielleicht war das der Grund, warum bis auf DEC alle bekannten Anbieter wie NEC, Pyramid, Tandem, Control Data Corp. (CDC), AT&T, Concurrent, SNI und Sony der SGI-Tochter die Stange hielten.
Von besonderem Interesse ist, dass das Mips-Konglomerat jetzt mit einem auf Unix System V, Version 4, aufsetzenden Application Binary Interface (ABIaufwarten kann (vgl. diese Ausgabe, Seite 41). Damit stehen in Zukunft Mips-Benutzern alle fuer diese Plattform geschriebenen Anwendungen auf den Rechnern der unterschiedlichen Mips-System-Hersteller zur Verfuegung - ohne dass die Anwendungen erst rekompiliert werden muesste.
Ausserdem ist da noch William H. Gates III.: Auf der Windows-NT- Entwicklerkonferenz dienten Mips-Rechner als Referenzplattform. Das ist insofern moeglicherweise ein weiteres Argument zugunsten der Mips-Technologie, als Slater dem NT-Betriebssystem eine Katalysatorfunktion fuer zukuenftige Hardware-Technologien zubilligt.
Starkes Comeback fuer Mips Technologies
Mittlerweile haben SGI und Mips auch ihre Technologie-Plaene anscheinend erfolgreich zusammengefuehrt. Der Nachfolge-Chip R4400 liegt im Zeitplan, SGI stellte neue Indigoo-Rechner vor, die mit diesem Prozessor (mit 150 Megahertz Taktrate) ausstaffiert und ab dem dritten Quartal 1993 zu haben sein sollen.
Unter den wesentlichen RISC-Architekturen - so Slater - uebertrifft nur DECs Alpha-CPU in Sachen Integer-Rechenleistung den R4400-Baustein. Schwachpunkt der Mips-Architektur allerdings nach wie vor: Bei Fliesskomma-Berechnungen hinkt die CPU hinter DEC, HP und IBM hinterher.
Zudem hat SGI/Mips mit dem neuen "TFP"-RISC-Prozessor noch ein ganz heisses Eisen im Feuer. SGI stellte den Prozessor als Herz der beiden Top-SGI-Server "Power Challenge L" und "Power Challenge XL" vor. Mit dem TFP verwirklicht Mips erstmals eine superskalare Implementation. Er inkorporiert vier Millionen Transistoren und soll laut Unternehmensangaben bis zu sechs Operationen pro Sekunde inklusive zweier Lade-Speicher- sowie zweier Fliesskomma- Operationen ausfuehren.
Hinter RISC-Workstation-Marktfuehrer Sun Microsystems macht Slater grosse Fragezeichen. Einerseits kritisiert er, Sun-Marketiers haetten Anfang 1992 versprochen, den Supersparc-Chip in 50-MHz- Versionen in unmittelbarer Zukunft auf den Markt zu bringen, die 65-MHz-CPU sei bis Ende 1992 verfuegbar, mit einem mit 80 Megahertz getakteten Supersparc koenne man ebenfalls in Zukunft rechnen.
Die Wirklichkeit aber sah anders aus: Momentan behilft sich Sun mit 33- und 36-Megahertz-Versionen, um die Nachfrage nach Sun- Systemen zu decken. Supersparc-Produzent Texas Instruments (TI) behaupte zwar, so Slater, den 40-MHz-Baustein in Mengen zu liefern, Sun selbst aber koenne mit eigenen Systemen dieser Leistung erst ab Maerz 1993 nachziehen.
Slaters Resuemee: Unter den grossen Fuenf der RISC-Szene kommt der 36-MHz-Chip sowohl bei der Integer- als auch Fliesskomma- Rechenleistung jeweils als Letzter ins Ziel. Zudem gebe die Preispolitik von TI keinen Anlass zu Begeisterungsstuermen: Die Huerde von 1900 Dollar als fuer 1993 zu erwartendem Durchschnittspreis fuer den 40-MHz-Chip sei "ein Tritt in den Hintern" fuer alle Sparc-Clone-Anbieter.
Licht und Schatten bei den Microsystems
Ausserdem moniert Slater, dass die Sparc-Architektur mittlerweile die einzigste RISC-Implementation ist, die keine Little-endian-Adressierung unterstuetzt. Diese ist insofern von Vorteil, als sie die Moeglichkeit der Portierung von Windows NT auf eine RISC-Plattform erleichtert.
Es gilt allerdings auch Positives aus der Sparc-Welt zu vermelden: Der Supersparc-Baustein inkorporiert nicht nur die meisten Transistoren auf einem Chip (allerdings ist er auch mit Abstand der grossflaechigste Prozessor, 3,1 Millionen Transistoren verteilen sich auf 256 Quadratzentimeter). Er ist bislang auch der einzigste Chip, der in BiCMOS-Technologie ausgelegt ist.
Ausserdem erlaube die kaskadierte ALU (Arithmetic Logic Unit) die Abarbeitung zweier Integer-Befehle pro Zyklus auch dann, wenn eine Abhaengigkeit der Ergebisse beider Instruktionen gegeben ist. Pferdefuss hierbei: Der komplexe Aufbau der Sparc-CPU erschwere die Beschleunigung der Taktfrequenz. Die "Hypersparc"-Variante von Cypress - Codename "Pinnacle" - soll allerdings schneller als der Supersparc sein, sehr preiswuerdig und vor allem bald erhaeltlich.
Andererseits bedenkt Slater den "Microsparc"-Prozessor von TI mit Wohlwollen: Der Chip, der neben der CPU auch eine FPU, eine Speicherverwaltungseinheit (MMU), 6 KB Cachespeicher und einen DRAM-Controller integriert, erlaube Sun eine sehr vorteilhafte System-Preisgestaltung.
Auf ungefaehr der gleichen Flaeche des Supersparc-Bausteins bringe TI 800 000 Transistoren unter, "viel Platz also fuer Verbesserungen und Weiterentwicklungen", wie einer der Microsparc-Chip-Designer aeusserte.
Zudem ist der TI-Chip der erste RISC-Prozessor, der im TAB- Verfahren hergestellt wird (Tape automated bonding). Dadurch lassen sich die Produktionskosten senken. Ausserdem seien die elektrischen Eigenschaften des so produzierten Prozessors besser als bei konventionellen PGA- und PQFP-Packungs-Verfahren, wie sie die anderen RISC-Herstellern nutzen.
Slater weist schliesslich noch auf die aktuellste Sparc-Version V9 hin, deren Spezifika vom Sparc-International-Komitee ausgebruetet und - so zumindest der Prozessorfachmann - federfuehrend von der Hal Computer Systems entwickelt wurden. Eine zukuenftige Supersparc-Version von TI werde V9 implementieren, allerdings sei mit einer solchen Implementation erst innerhalb der naechsten zwei Jahre zu rechnen.
(wird fortgesetzt)