Pipeline

Nanometertechnik im Jahr 2003

13.08.1999

Bis zum Jahr 2001 soll die Herstellung von CMOS-Chips mit einer Leiterbahnbreite von 0,13 Mikrometer möglich sein. Zwei Jahre später will IMEC, das im belgischen Leuven angesiedelte europäische Zentrum für Mikroelektronik-Forschung, die Fertigungsstrukturen für Bausteine auf 100 Nanometer senken. Damit wäre man dem Zeitplan der Semiconductor Industry Association (SIA) um zwei Jahre voraus. Das Ziel ist aber nur zu erreichen, wenn die Branche kooperiert. Dazu hat die IMEC ein Gemeinschaftsprojekt initiiert, das spezielle Prozeßmodule und innovative Konzepte zur Integration von Bausteinen und Prozessen erarbeiten soll. Entwickelt werden neue Verfahren etwa für die optische Lithographie mit Wellenlängen von 193 Nanometern, Ätztechniken oder Transistorarchitekturen mit reduzierter Versorgungsspannung.