MÜNCHEN (COMPUTERWOCHE) - Halbleiterhersteller Intel hat eine neue 65-Nanometer-Fertigungstechnik speziell für Chips angekündigt, die in mobilen, akkubetriebenen Geräten eingesetzt werden. Mit Hilfe des unter dem Codenamen "P1265" gehandelten Verfahrens sollen sich die Leckströme im Vergleich zum bereits vor zwei Jahren präsentierten 65-Nanometer-Prozess "P1264" um den Faktor 1000 reduzieren lassen. Nach Angaben von Mark Bohr, Senior Fellow bei Intel, werden bei dem jüngsten Chipherstellungsverfahren dünnere, auf Kupfer basierende Verbindungen zwischen den Transistoren verwendet, um die Dichte zu erhöhen und den Hauptursachen für Energieverluste - "Subthreshold"-, "Junction"- und "Gate-Oxide-Leakage" - entgegen zu wirken.

Sein Debüt wird der Ultra-Stromspar-Prozess in Intels "D1D"-Fabrik in Oregon geben. Dort werden laut Bohr derzeit im 65-Nanometer-Verfahren gefertigte Wafer der ersten Generation getestet. Intels "Fab12" in Arizona soll noch in diesem Jahr folgen, während "Fab24" in Irland im ersten Quartal 2006 soweit sein will. Mit kommerziellen Produkten auf Basis der neuen Technik ist allerdings nicht vor Anfang 2007 zu rechnen. (kf)