MÜNCHEN (COMPUTERWOCHE) - Der Intel-Forscher Gerald Marcyk (Director of Components Research) will in dieser Woche auf der International Solid State Device and Materials Conference im japanischen Nagoya interessante Grundlagenforschung präsentieren. Es geht dabei um neuartige Transistoren mit drei Gates statt bislang einem (die Rivalen IBM und AMD forschen derweil mit unterschiedlichem Erfolg an Doppel-Gate-Transistoren). Diese stehen wie kleine Würfel aus dem Trägersilizium heraus, je ein Gate sitzt an der Ober- und zwei Seitenflächen. Von der neuen Technik verspricht sich Intel mehr Leistung und weniger Stromverlust durch Leakage. "Wir brauchen ein paar Neuerungen", so Marcyk. "Mit flachem Silizium arbeiten wir seit 35 Jahren. Die Möglichkeiten, da noch mehr Leistung herauszuholen, sind begrenzt." Ob allerdings Tri-Gate-Transistoren das Rennen machen, ist vorerst unklar. Der Intel-Forscher hält den Ansatz - der sich auch

mit herkömmlicher Lithographie verwirklichen lässt - zumindest für "sehr vielversprechend".

Unabhängig davon kündigte Intel eine deutliche Konsolidierung seiner Fertigung an. Anfang kommenden Jahres stellt der Konzern erste Fabs auf 90-Nanometer-Fertigungsprozesse um. Dort können dann neben Prozessoren auch Kommunikationschips hergestellt werden. Doch damit nicht genug: Durch die fortschreitende Miniaturisierung erlaubt der neue Prozess es auch, Silizium-Germanium-Transistoren in einen CMOS-Chip (Complementary Metal Oxide Semiconductor) zu integrieren und damit analoge und digitale auf einem Chip zu verarbeiten (Mixed Signal Integration). Handys und andere mobile Wireless-Geräte lassen sich damit noch weiter verkleinern. (tc)