Zum sechsten Mal traf sich Ende Juni in Mannheim die deutsche Supercomputing-Szene, Schwerpunktthema waren Vektor- und Parallelrechner. Es kamen rund 185 Teilnehmer, mit 45 Prozent stellten die Hersteller den größten Anteil, dann folgten mit 27 Prozent die Hochschulen, 14 Prozent Großforschung, zehn Prozent Industrieanwender und vier Prozent Journalisten und Teilnehmer aus Ministerien.
Die "Sensation" des Treffens war das eventuell nahe Ende des Projektes TX 3 der Firma IP-System. Das System ist zwar fertiggestellt, läuft nach unterschiedlichen Angaben zufriedenstellend und erfüllt die Erwartungen. Aber es leidet unter den negativen Auswirkungen und Schlagzeilen des Suprenum-Endes. Nach Aussagen eines Sprechers einer Venture-Capital-Gesellschaft begleiten die bisherigen Gesellschafter das Unternehmen nicht mehr, sprich: der Geldhahn ist zugedreht. Eine neue Gesellschaft hat sich aber bereits gefunden, die IP-Systems auffangen will. Das Management und die Kernfinanzierung will die neue Gesellschaft stellen, Aufträge liegen vor. Neben Parsytec ist TX 3 das einzige deutsche Produkt auf dem Gebiet Parallelrechnen/Supercomputing. Das wesentliche Hindernis stellt laut Aussagen der neuen Gesellschafter das BMFT dar: Durch überzogene Forderungen an die Altlasten der alten Gesellschaft könnte die Sanierung verhindert werden - auch IP-Systems war vom BMFT gefördert worden, jedoch bei weitem nicht im gleichen Umfang wie Suprenum. "Wenn es nicht geht, kennen Sie die Schuldigen", war das Schlußwort der bewegenden Ansprache der neuen Gesellschafter. In den nächsten Tagen soll im BMFT über die Höhe der Forderungen entschieden werden.
Sieben Number-Cruncher allein in Deutschland
Insgesamt 447 Supercomputer der "Formel l" sind (Stand März 1990 weltweit installiert, davon fünf Prozent in Großbritannien, sechs Prozent in Frankreich, sieben Prozent in Deutschland (darin sind schon die vier Siemens-Nixdorf Landesvektorrechner von Hesse und der VP200 EX in Dresden, eingerechnet). Auch die Universität Bremen hat sich für einen VP200 EX entschieden. Von den Supercomputern werden 22 Prozent in Europa, 36 Prozent in den USA/Kanada und 40 Prozent in Japan genutzt, die restlichen Prozente verteilen sich auf andere Länder. Bezüglich der Hersteller ergeben sich folgende Relationen: Cray 60 Prozent, Fujitsu mit Siemens-Nixdorf 25 Prozent, Hitachi und NEC jeweils knapp acht Prozent. In diesen Tabellen sind die CYBER 205 und ETA-Rechner weggelassen worden, da sie nicht mehr hergestellt werden.
Von den 33 deutschen Supercomputern findet man 22 Prozent im Großforschungsbereich, 45 Prozent in den Hochschulen und 33 Prozent in der Industrie ( 27 Prozent in der produzierenden Industrie, das heißt ohne Behörde Bonn und Wetteramt). Auf Hersteller bezogen ist auch hier Cray der Marktführer mit 57 Prozent, gefolgt von Siemens-Nixdorf mit 40 Prozent und NEC mit drei Prozent.
Im Hauptvortrag sprach Professor Georg Färber von der TU München über Mikroprozessoren als Basistechnologie künftiger Computergenerationen. Insbesondere ging er auf die Befehlsabarbeitungszeit pro Maschinentakt ein.
Bei CISC-Architekturen werden 1 (VAX 11/780) bis 1.5 Takte, bei RISC 1,5 bis 1 und bei Superscalar 1 bis 0.25 Befehle pro Takt verarbeitet, das heißt beim Superscalar vier Befehle pro Takt. Eine weitere Leistungssteigerung bringt die Multiprozessortechnik auf einem Chip. Diese Befehlsverarbeitungsrate muß auch durch die Speicherbandbreite unterstützt werden. Bei einem Superskalar-Prozessor mit 50 MIPS müssen 400 MB pro Sekunde übertragen werden (acht Byte-Befehle). So werden hier inzwischen Speicherhierarchien entwickelt, Cache-, second-level Cache und Hauptspeicher. Diese Architektureigenschaften der Mikroprozessoren müssen natürlich auch vom Compiler umgesetzt werden. Hier wird Intelligenz gefordert, um die parallele Befehlsabarbeitung und das Speichermanagement optimal zu verwalten.
Ein weiterer Leistungssprung wird vom Übergang auf die CMOS/BICMOS-Technologie erwartet, das Potential liegt bei 300 MHz und etwas mehr als drei Nanosekunden Taktzeit. Auch läßt sich diese Technologie schneller in fertige Produkte umsetzen als die ECL-Technik. Durch die heute verfügbaren guten Entwurfswerkzeuge und Hilfsmittel verkürzt sich der Entwicklungszyklus erheblich. Ein Beispiel für das Potential liefert die "Aladdin-Architektur" in BICMOS von Texas Instruments. Vier Chips wurden entwickelt, Basis-RISC, Vektorprozessor, Crossbar-Switch und I/O-Interface. Das komplette System besteht aus fünf Modulen im Durchmesser einer Suppentasse (10 cm), jedes Modul leistet 100 MIPS, 400 Mflops und 200 Millionen-I/O-Operationen, in der Vektorleistung fast eine Cray Y-MP 8.
Auch auf die Perspektiven der Multimikroprozessorsysteme ging Georg Färber ein. Hier ist das Speicherbandbreiten- und das Ein/Ausgabeproblem zu beachten. Ein Ausweg aus den Schwierigkeiten genau zu wissen in welchem lokalen Speicher welche Daten liegen, scheint der virtuelle gemeinsame Speicher zu sein. Die lokalen Speicher der einzelnen Prozessoren bilden logisch und für den Anwender so sichtbar einen gemeinsamen.
In Zukunft wird die Parallelverarbeitung auf Basis von Mikroprozessoren breiter anwendbar sein. So wurden am Sandia National Lab. die 20 wichtigsten Programme auf Parallelrechner umgestellt, die 95 Prozent der Rechenzeit benötigten. Auf Connection und Ncube-Rechnern wurden Faktoren bis zu 100 gegenüber der Cray erreicht. Ein breiterer Einsatz ist aber erst durch bessere autoparallelisierende Compiler erreichbar. Sind nämlich Eingriffe in das Programm durch den Programmierer erforderlich, bleiben die parallelen Systeme Spezialrechner. Auch für die Zukunft erwartet Färber, daß die Formel-I-Supercomputer um ein bis zwei Größenordnungen schneller als die "Killer-Mikros sein werden.
Der Tagungsband mit allen Beiträgen ist in der Reihe Informatikfachberichte mit der Nummer 278 im Springer-Verlag, Heidelberg, erschienen.