IBM offenbart Details der Power-6-CPU

17.10.2006
Auf dem "Microprocessor Forum" in Kalifornien hat IBMs Chef-Prozessorarchitekt Brad McCredie Details zur neuen Prozessorgeneration "Power-6" präsentiert.

McCredie betonte zunächst, dass der neue Chip planmäßigMitte 2007 auf den Markt kommt. Der Chefentwickler sagte ferner, der Power-6-Chip werde zuerst in IBMs "System-p"-Maschinen eingesetzt (früher unter dem Namen "p-Series" bekannt).

IBMs neue Prozessorgeneration packt 750 Millionen Transistoren auf einen Chip, der wie die "Power-4"- und "Power-5"-CPUs im Dual-Core-Design ausgelegt ist. Das Unternehmen nutzt bei den Power-6-Chips die 65-Nanometer-Technik. Allerdings hat Big Blue zusammen mit Infineon, Samsung und Chartered Semiconductor Manufacturing auch bereits funktionierende Schaltungen in 45-Nanometer-Technik gebaut und ein entsprechendes Design-Kit entwickelt.

McCredie zufolge können Anwender bei der 65-Nanometer-Technik des Power-6 mit Leistungszuwächsen von rund 30 Prozent gegenüber der 90-Nanometer-Struktur rechnen, wie sie etwa in den "Power-5+"-Chips zum Einsatz kommt.

Die neuen Prozessoren werden wahrscheinlich mit Taktraten von vier bis fünf Gigahertz laufen - wobei die höhere Taktung wahrscheinlicher sei, wie McCredie hinzufügte.

Niedriger Stromverbrauch

Der Prozessorarchitekt sagte, IBM habe in die Power-6-CPU Transistoren eingebaut, die speziell auf einen niedrigen Stromverbrauch ausgerichtet sind. Außerdem sind verschiedene Bereiche des Chips mit separater Spannungsversorgung versehen. Damit will Big Blue erreichen, dass man die Bereiche der CPU abschalten kann, die nicht benutzt werden. Auf diese Weise soll auch die Hitzeentwicklung eingedämmt werden. Bei dem Power-6-Chip handelt es sich um eine modifizierte Version der Power-5+-Kerne. Er hat einen 64 Kilobyte großen Level-One-Instruktionen- und einen ebenso großen Daten-Cache. Ferner besitzt er zwei Integer-Execution- und zwei Fließkomma-Einheiten sowie eine Branch-Execution-Einheit. Wie die Vorgänger Power-5 und Power-5+ hat der Power-6 zwei Instruction-Threads (Simultaneous Multithreading - SMT). Mit SMT lässt sich bei einigen Aufgaben wie etwa Datenbankabfragen die Prozessorleistung um 30 bis 40 Prozent erhöhen, sagt IBM.

Jeder der beiden Rechenkerne (Dual-Core) besitzt einen 2 MB großen dedizierten Level-Zwei-Cache-Speicher. Zudem kann man jedem Power-6-Prozessorkern einen 32 MB großen Level-Drei-Cache zuweisen. (jm)