Die Kooperation der drei Chiphersteller nutzt die von Chartered entwickelte "Foundry"-Plattform. Diese Designtechnik ist für Chips von der heute modernen 90-Nanometer-Fertigungstechnik über die nächste Generation mit 65 Nanometern bis zu künftigen Strukturbreiten von 45 Nanometern skalierbar. IBM und Chartered haben im Advanced Semiconductor Technology Center (ASTC) von Big Blue bereits 65-Nanometer-Wafer entwickelt. Im ASTC sollen etwa 200 Ingenieure die Technologien weiterentwickeln.

Je geringer die Strukturbreite von Prozessoren ist, desto kürzer sind die Verbindungen zwischen den Transistoren auf einem Chip. Entsprechend sind zum einen höhere Taktraten möglich, und zum anderen reduziert sich der Stromverbrauch. Ziel der Kooperation ist es erklärtermaßen, die Zeiten zur Marktreife der Chips und die Kosten zu reduzieren. (ls)