Abschied vom Hypertransport

Der parallele Frontside-Bus stößt mit modernen Prozessoren wie dem Xeon 55x0 derzeit an seine Grenzen und bremst so das Gesamtsystem. Intel hat daher nach einem Nachfolger geforscht und mit QuickPath-Interconnect eine Punkt-zu-Punkt Verbindung etabliert, die sich besonders durch geringe Latenz auszeichnet - also höherer Übertragungsgeschwindigkeit.

Bridge: Vom Süden in den Norden

Im klassischen PC-Segment der x86-Prozessoren ist der Prozessor über die so genannte Northbridge mit integriertem Speicherkontroller an den gemeinsamen Hauptspeicher angebunden. Diese Front-Side-Bus (FSB) genannte Verbindung zwischen CPU und Chipsatz ist die Referenz aller Systemtakte auf dem Board, von dem alle anderen Takte gebildet werden. Langsamere System-Komponenten sind über die Southbridge mit der Northbridge verbunden.

Performantes Warten

Der schnellste Prozessor verweilt im Wartezustand, wenn dieser seine Daten nicht schnell genug geliefert bekommt bzw. wieder ablegen kann.

Intel-Konkurrent AMD hatte nun mit der Übernahme der Alpha-Architektur die Technologie in der Hand und hat den Speicherkontroller direkt in den Prozessor (Athlon 64, Opteron) integriert. Kleinere Anpassungen führten dann zur neuen als Industriestand etablierten Linkverbindung "Hypertransport - HT". Obwohl HT eine CPU-unabhängige Spezifikation beinhaltet, gibt es speziell für x86 Prozessoren Anpassungen. Mittlerweile hat sich HT in der 3. Generation etabliert.

Intel geht nun mit der "QuickPath" Architektur ebenfalls diesen Weg für die neuen Prozessoren der Nehalem Architektur "Core i7" und Xeon. Als Ablösung für den Front Side Bus und in Computern mit mehreren Hauptprozessoren setzt Intel aber auf eine proprietäre Lösung namens QuickPath Interconnect - kurz "QPI". Ein wichtiger Vorteil: Der Layoutaufwand reduziert sich bei QPI im Vergleich zum Front-Side-Bus. Da QPI quasi das Netzwerk aller Systemkomponenten bildet, wird dies bei Intel auch als "Common System Interface - CSI" bezeichnet.

Vorteile von QPI

QPI ist wie FSB eine Punkt-zu-Punkt Verbindung für den lokalen Nahbereich auf dem Board (Backplane) und bietet dem gegenüber die folgenden drei Vorteile: grössere Bandbreite, geringere Latenzzeit und die Tatsache, dass weniger Leitungen nötig sind.

Im Vergleich zu QPI bildet der Hypertransport keine Punkt-zu-Punkt-Verbindung, sondern eine Ketten- oder Baumstruktur.QPI definiert dafür fünf Layer, genannt "Protokoll", "Transport", "Routing", "Link" und "Physical".

Der physikalische Layer definiert die elektrischen Eigenschaften für die Übertragung der Bits über die Leitungen. Pro Datenrichtung wird ein Leitungspaar mit einem sehr geringen Spannungspegel und differentieller Übertragung verwendet. Zwei dieser unidirektionalen Verbindungen bilden den Link von einem Device zum anderen, eine 1-Bit Lane oder auch Port genannt. QPI kann nun 20 dieser Lanes nutzen. Reduzierte Lanes mit halber oder viertel Breite sind möglich. Damit sind physikalische Übertragungen von 5,10 oder 20 Bit pro Zeiteinheit möglich. HT bedarf im Minimum 2-Bit Lanes, kommt aber auch auf ein Maximum von 32-Bit.

HT und QPI senden die Daten in Form von Datenpaketen, wobei HT noch "priorisierte Kontrollpakete" nutzt. Mittels Signalisierung können Kontrollpakete auch über einen voll ausgelasteten Datenkanal gesendet werden. Eine Fehlerkorrektur sichert QPI die Datenübertragung über den Link-Layer, dessen Pakete immer 80 Bit gross sind. Dabei werden die Korrekturinformationen in den Datenstrom gemischt. Dies ist einer der Gründe, warum trotz 20 Bit Lane, nur 16 Bit an Nutzdaten übermittelt werden können.

Hypertransport bietet in Version 3.1 seit August 2008 mit "DDR", 32Bit breitem Pfad und einer Taktfrequenz von 3200 MHz eine Datenrate von 25.6Gbyte/s pro Richtung, also 51.2Gbyte/s brutto und damit doppelt so viel, wie QPI zur Zeit.

Beim Vergleich der Performance der genannten Verbindungstypen wird oft die Rate in Giga-Transfers pro Sekunde (GT/s) genannt. In Verbindung mit der Busbreite ergibt dies die Bandbreite pro Port: Aktuell nutzt AMD noch HT 1.1, kommende Prozessoren werden HT 3.0 als Link verwenden. Damit ist Intel mit QPI bereits führend beim seriellen Link.

Aussicht

Mit QPI erfüllt Intel aktuelle und zukünftige Anforderungen im Bereich Zuverlässigkeit, Verfügbarkeit und Verwaltung für die neuesten Prozessorarchitekturen, wie den Core i7 und Xeon 55x0. Zwar ist QPI aufgrund separater Taktleitungen kein reiner serieller Link, doch eine passende Ablösung für den FSB.

Nur schade, dass sich Intel hier nicht für eine etablierte Lösung mit Hypertransport in der 3. Generation entschieden hat oder gar dem HT-Konsortium beigetreten ist. Ein Grund wird wohl die Komplexität von HT sein, eine simple Implementierung in Prozessor und Chipsatz zu aufwändig für eine triviale Punkt-zu-Punkt Verbindung.