MÜNCHEN (COMPUTERWOCHE) - Transmeta hat auf der Fachmesse Microprocessor Forum (MPF) in San Jose eine Technologie vorgestellt, mit der sich die Verlustleistung von Prozessoren reduzieren lassen soll. "LongRun2" wird in die ebenfalls auf dem MPF offiziell vorgestellten "Efficeon"-CPUs des Herstellers integriert, die in Testmustern bereits im August an Kunden ausgeliefert wurden (Computerwoche online berichtete).

LongRun2 erweitert die 2000 eingeführte LongRun-Technologie, die Taktraten und Spannung zur Senkung des Energieverbrauchs reduziert, um eine Software-gesteuerte dynamische Anpassung der Verlustleistung von Transistoren. Die Softwaresteuerung ist laut Hersteller Voraussetzung zur Leckstrom-Regulierung aufgrund von Runtime-Zuständen wie Spannung und Temperatur, die in der Phase der Chip-Fertigung nicht vorhersagbar sind.

Die Verlustleistung bei Transistoren wächst mit der Verkleinerung von Prozessoren. Experten sehen in der Bewältigung von Leckströmen eine wesentliche Herausforderung zur Aufrechterhaltung des Mooreschen Gesetzes, nach dem sich die Packdichte der Transistoren auf einem Mikroprozessor - und damit die Leistung gemessen in MIPS - alle 18 Monate verdoppelt. Laut Transmeta könnte das Problem schon bei der Verkleinerung des Fertigungsprozesses von 90 auf 65 Nanometer stark zunehmen.

Die Efficeon-CPU-Baureihe ist für den Einsatz in Notebooks, Tablet PCs, Blade Servern und Embedded-Systemen gedacht. Er ist laut Hersteller voll kompatibel zu Intels x86-Architektur mit MMX- und SSE-Erweiterungen. Laut Transmeta sind Schnittstellen für Vierfach-AGP-Grafik, Double Data Rate 400 (für DDR SDRAM) mit Error Correcting Code sowie ein Hypertransport-Interface vorhanden. Dabei kommt die CPU ohne separate NorthBridge aus.

Zunächst wird der Chip von TSMC in Taiwan in 130-Nanometer-Technik mit Taktraten ab 1,0 Gigahertz produziert. Ab Mitte 2004 soll Fujitsu die Fertigung von 2,0-Gigahertz-Modellen in 90-Nanometer-Technik übernehmen. (lex)