CMOS-Weiterentwicklung
Solange Systeme auf Basis von Quantenphysik für den Massenmarkt noch Zukunftsmusik sind, wird die CMOS-Weiterentwicklung auf Basis heutiger Techniken erfolgen. Einen wachsenden Aspekt dieser Arbeit nimmt inzwischen der Stromverbrauch eines Chips ein. Gesucht sind Verfahren zur Reduzierung der Leakage, also des Stromverbrauchs im "Leerlauf", noch bevor Power-Management und Betriebssystem aktiv werden und den Verbrauch im aktiven Betrieb begrenzen. Sicher ist, dass die Regulierung des Verbrauchs in Zukunft feingranularer sein wird als bisher, das heißt basierend auf einzelnen Verarbeitungseinheiten. Da genügend Transistoren auf einem Chip verfügbar sind, wird es möglich sein, mehrere solcher Verarbeitungseinheiten, die für bestimmte Aufgaben optimiert sind, nebeneinander auf einem Chip zu implementieren. Den IBM-Experten zufolge werden Chips also künftig aus einem Pool von problemoptimierten Verarbeitungseinheiten bestehen statt aus einer Ansammlung identischer Cores, die als Allround-Könner arbeiten. Die Auswahl erfolgt per Software, so dass es möglich ist, bestimmte Komponenten auf einem Chip nur dann zu aktivieren, das heißt mit Strom zu versorgen, wenn eine Anwendung diese benötigt, um etwa Performance-Kriterien zu erfüllen.
Heterogen statt homogen
Der Markt ist heute noch im Wesentlichen von so genannten General-Purpose-Prozessoren bestimmt. Werden viele von ihnen zu homogenen Systemen gekoppelt, erfüllen sie zwar die Anforderungen an eine steigende Rechenleistung und stellen mittelfristig eine Technikalternative dar, weil sie sich im Hinblick auf das Verhältnis Leistung pro Watt relativ einfach bauen lassen.
Eine optimale Lösung für die Zukunft sind solche homogenen Systeme aus IBM-Sicht jedoch nicht. Hier greifen eher hybride Systeme, deren erste Vertreter bereits in Spielekonsolen, Blade-Servern und Supercomputern zu finden sind. Eine solche, für bestimmte Aufgaben optimierte Verarbeitungseinheit unterscheidet sich von ASICs dadurch, dass es nicht darum geht, die für eine oder wenige Aufgaben mindestens notwendigen und entsprechend optimierten Komponenten auf einem Chip zu vereinen. Vielmehr sollte immer deren allgemeine Nutzbarkeit für verschiedene Aufgaben sichergestellt sein, jedoch mit signifikanten Effizienzvorteilen für spezielle Anforderungen. Die Umstellung der bereits existierenden kommerziellen Software wird den IBM-Spezialisten zufolge jedoch eine gewaltige Herausforderung dieser neuen Architekturen sein.