Web

MPF: Sun blickt in die Sparc-Zukunft

13.10.2003

MÜNCHEN (COMPUTERWOCHE) - Auf dem Microprocessor Forum im kalifornischen San Jose stellt Sun Microsystems seine mittelfristige Prozessor-Roadmap vor, in deren Mittelpunkt zunächst einmal der für Anfang kommenden Jahres avisierte "Ultrasparc-IV" mit zwei Cores steht. In diesem Zusammenhang verweist "Computerwire" zunächst auf ein weit verbreitetes Missverständnis: Der Ultrasparc-IV ist nicht pin-kompatibel zum aktuellen Ultrasparc-III.

Zwar verwendet er das gleiche Packaging und braucht auch dank eines vom Foundry-Partner Texas Instruments verbesserten 130-Nanometer-Prozesses ungefähr gleich viel Platz, allerdings verfügt der unter dem Codenamen "Jaguar" entwickelte Prozessor über einige spezielle Pins zur Kommunikation mit dem System-Board, wie Daten und Rechenbefehle an bestimmte Chips zu routen sind. Sprich: Anwender, die den Ultrasparc-IV in vorhandenen Frames der V-Klasse ("V480", "V880", "V1280") oder einem bestehenden Server vom Typ Sun Fire "3800", "4800", "6800", "12K" oder "15K" einsetzen wollen, müssen neue System-Boards anschaffen.

Die erste Ultrasparc-IV-Generation lässt Sun bei TI im gleichen Prozess fertigen wie den gleichfalls mit zwei Cores ausgestatteten "Gemini"-Chip. Diesen hatte der Hersteller bereits im August auf der Konferenz Hot Chips angekündigt; er arbeitet mit zwei abgespeckten Ultrasparc-II-Cores und nicht etwa denen des Ultrasparc-III oder -IIIi ("Jalapeno") - ein "Zurück in die Zukunft" gewissermaßen. Gemini-Testmuster mit 1 und 1,2 Gigahertz Takt sind bereits erhältlich, der Chip genehmigt sich bei der schnelleren Version lediglich 32 Watt Stromverbrauch. Pro Core unterstützt er einen Thread und je Thread vier Befehle, er kann mithin acht Instruktionen gleichzeitig verarbeiten. Gemini ist binärkompatibel zu anderen Sparc-Chips und bietet neue RAS-Features und Fehlerkorrektur-Elektronik. Er verfügt über einen integrierten DDR-Speicher-Controller und wie der Jalapeno (zu dem er pin-kompatibel ist) über eine "JBus"-Schnittstelle. Er lässt sich in Systemen mit

bis zu vier Dual-Core-Prozessoren verbauen.

Mit 1,2 Gigahertz wird auch der anfänglich im gleichen Verfahren gefertigte Ultrasparc-IV takten. Marketing-Direktor Harlan McGhan wollte sich noch nicht dazu auslassen, wie schnell die zweite Generation sein könnte, die für die erste Hälfte 2005 vorgesehen ist und dann in einem 90-Nanometer-Kupfer/Low-k-Verfahren mit "Strained Silicon" für kleinere Transistoren produziert werden soll. 2 Gigahertz sollten hier locker machbar sei, bei guten Yields vielleicht auch 3 GHz. Im gleichen 90-Nanometer-Prozess wird dann auch der "Niagara"-Chip mit acht Cores für Einstiegs- und Midrange-Server gerfertigt, der gleichfalls um das Jahr 2005 herum erscheinen dürfte.

Die erste Ultrasparc-IV-Generation wird wie auch schon der Ultrasparc-III über einen On-Chip-Memory-Controller verfügen. Der L2-Cache von 16 MB (off chip) ist statisch in zwei Bereiche partitioniert, für jeden Core einer. Kunden dürfen laut Hersteller auf eine gegenüber Cheetah-CPUs pro Thread verdoppelte Leistung hoffen. "Computerwire" schätzt hier, dass ein Sun Fire 15000 mit 72 Ultrasparc-IIIs auf 475.000 tpmC im TPC-C-Bench kommt. Auf 850.000 bis 950.000 tpmC verdoppelt wäre der Starcat wieder konkurrenzfähig zu IBMs "Regatta" und HPs "Superdome" und könnte auch Fujitsu(-Siemens) das Leben schwerer machen.

Bald nach dem Ultrasparc-IV wird aber IBM seinen "Power5" und "Squadron"-Server bringen, HP kontert mit Dual-Core-PA-RISC und Itanium-Superdomes mit Dual-"Madison"-Modulen. Sun muss hier seine Leistung pro CPU möglichst lange auf vergleichbarem Niveau halten, denn die Lizenzgebühren der meisten Unternehmens-Applikationen werden pro CPU berechnet.

Die zweite Jaguar-Generation mit 90-Nanometer-Strukturen wird dann bereits deutlich mehr Veränderungen gegenüber dem Cheetah-Core aufweisen. Unter anderem soll der L2-Cache auf den Chip verlagert - hier dürften 4 oder 6 MB realistisch sein - und zwecks mehr Leistung durch einen größeren Off-Chip-L3-Cache ergänzt werden. Die Zahl der für L2 verwendeten Transistoren soll in der zweiten Generation um den Faktor acht steigen. Gleichzeitig wird die Line Size von 512 auf 128 Bytelines verringert. Dies soll die Trefferquote im L2-Cache erhöhen, wovon vor allem Cache-sensitive Anwendungen (etwa Java) profitieren.

Mit der zweiten Generation des Ultrasparc-IV peilt Sun die drei- bis vierfache Leistung heutiger Sun-Fire-Systeme mit auf 1,2 Gigahertz getakteten Ultrasparc-IIIs an. Eine 72-Wege-Maschine könnte damit in den Bereich von 1,4 bis 1,9 Millionen tpmC vorstoßen. "Wir wollen die Sun Fire wettbewerbsfähig halten, während wir kommende Throughput-Computing-Designs für den Zeitraum nach 2005 entwickeln", erklärte McGhan. Irgendwann um das Jahr 2005 oder 2006 herum wird Sun seine Chipfertigung auf 65 Nanometer umstellen und damit falls nötig noch höhere Taktfrequenzen aus dem Ultrasparc-IV herauskitzeln. Die gleichen Strukturbreiten sollen dann auch die Grundlage bis dato noch (Code-)namenloser Multicore-Designs bilden, die dann die 15- bis 30-fache Leistung der aktuellen Low-Power-Chips der Ultrasparc-i-Serie erreichen sollen.

Übrigens wird auch Fujitsu auf dem MPF seinen kommenden "Sparc64-VI" vorstellen, der mit leichter Verspätung erscheint und Anfang 2006 in ersten "Primepower"-Servern zum Einsatz kommen soll. Der dann ebenfall in einem 90-Nanometer-Prozess gefertigte Prozessor soll zwei Cores aufweisen, mit 2,4 Gigahertz takten und mit 6 MB L2-Cache bestückt sein. Laut Produkt-Manager Tom Donelly besitzt der Sparc64-VI rund 690 Millionen Transistoren und einen neuen "Mainframe-Bus" für schnelleren Datenfluss zwischen CPU und Speicher. (tc)