KIRCHHEIM (pi) - Ein Simulationsmodell des Alpha-Chips von Digital Equipment kündigt Cadence Design Systems an.

Das Produkt wurde der Kirchheimer Gesellschaft zufolge in enger Zusammenarbeit mit DEC entwickelt, um Anwendern der VHDI.-XL- und Verilog-XL-Simulatoren Entwicklungen um den 64-Bit-Chip zu erleichtern. Das Alpha-Modell basiert auf der internen Datenstruktur von Digital und führt die Simulation direkt aus, also ohne eine Zwischenübersetzung, wie sie für andere Simulations-Tools erforderlich sei, erklärt der Hersteller. Damit habe der Benutzer die Möglichkeit, Alpha-Macrocodes in seiner eigenen Systemmodell-Umgebung laufen zu lassen.

Die Grundversion des Simulationprodukts wird im dritten Quartal 1992 ausgeliefert und kann auf der Sparcstation von Sun sowie auf der DEC-Workstation Decstation 5000 eingesetzt werden.