Initiative aus Taiwan

Leiterbahnen 0,1 Mikrometer breit

27.04.2001
MÜNCHEN (CW) - Taiwan Semiconductor Manufacturing Company (TSMC) hat die Basismodule fertig gestellt, die zum 0,10-Mikrometer-Fertigungsprozess bei CMOS-Bausteinen führen sollen. Zugleich wurde die Crème de la crème der Technologieunternehmen eingeladen, an der Initiative mitzuarbeiten.

Sy Chiang, Forschungsdirektor des TSMC, erwartet sich dadurch eine Beschleunigung des Vorhabens und hofft, dass bereits im dritten Quartal 2002 die Produktion starten kann. Derzeit hat IBM im Fertigungsprozess die Nase vorn. Big Blue erzielt mit seiner 0,13-Mikrometer-Technik, kombiniert mit dem Einsatz von Kupfer für die Leiterbahnen und dem Silicon-on-Insulator-(SOI-) Verfahren, derzeit Beifall von vielen Seiten. Die Vorteile von schmaleren Leiterbahnen spiegeln sich sofort in mehr Leistung bei den ICs, geringerer Stromaufnahme und höherer Ausbeute auf den Wafern wieder. Das TSMC hat in einem ersten Schritt Designvorschriften, Transistormodelle und Verbindungsparameter entwickelt, die den potenziellen Partnern zur Verfügung gestellt werden können. Dabei wurde nach Angaben von Chiang auch berücksichtigt, dass die Unternehmen aus den verschiedensten Marktsegmenten stammen: von Breitband zu drahtloser Kommunikation, von CPU-Herstellern bis zu Lieferanten von Grafik-Chipsets.