IBM hat einige Details über den zukünftigen Power-6-Prozessor angekündigt. Der RISC-Chip wird voraussichtlich Mitte 2007 in neuen Unix-Rechnern vom Typ "System-p" (früher p-Series) sein Debut geben. Wie seine Vorgänger Power 4 und Power 5 soll auch die Nummer 6 zwei Rechenkerne (dual core) enthalten. Eine Quad-Core-Version, bei der zwei Dual-Core-Chips in einen Prozessorsockel gepackt werden, ist für einen späteren Zeitpunkt geplant, meldet der englische Branchendienst "Computerwire". Dieses Verfahren ist in der Industrie sehr beliebt. Intel hat es für den neuen "Xeon-5300"-Chip (Codename "Clovertown") verwendet, der aus zwei Dual-Core-"Woodcrest"-CPUs besteht. Und auch Big Blue hat das Quad-Core-Modul "Power 5+" aus zwei Dual-Core-Power-5-Chips aufgebaut.

Neu am Power 6 wird unter anderem die Ausführungseinheit (execution unit) sein, die für die Abarbeitung von Dezimalberechungen optimiert wurde, die insbesondere für die meisten Finanzapplikationen gebraucht werden. Jeder Rechenkern soll über einen eigenen Vektor-Koprozessor verfügen. Außerdem haben die IBM-Ingenieure Mechanismen für die Fehlererkennung und -behebung aus dem Großrechnerbereich implementiert. Über die Taktrate ist nur bekannt, dass sie zwischen 4 und 5 Gigahertz liegen soll.