MÜNCHEN (CW) - IBM stellte auf der International Solid State Circuits Conference in Washington ein neuartiges Chipdesign vor, das schnellere Taktraten und eine geringere Stromaufnahme verspricht. Das neue asynchrone Verfahren "Interlocked Pipelined CMOS" soll zu Prozessoren führen, deren Taktraten die herkömmlicher synchroner Chips um das Vier- bis Fünffache übertreffen. Im Labor wurden bereits Geschwindigkeiten von 4,5 Gigahertz erreicht. In frühestens drei Jahren sollen die ersten asynchronen Prozessoren auf den Markt kommen, so der Hersteller.