Zwei Kerne und simultanes Multithreading

IBM lüftet den Schleier über Power 5

12.09.2003
MÜNCHEN (CW) - IBM gab erste Einblicke in die Architektur des Power-5-Prozessors, der ab dem zweiten Quartal 2004 auf den Markt kommen soll. Die wichtigste Neuerung nennt sich "simultanes Multithreading" (SMT).

Die ersten Prototypen des Power-5-Prozessors laufen nach Angaben von IBM bereits unter AIX, Linux und OS/400. Im zweiten Quartal 2004 sollen als erste Maschinen die "p-Serie" damit bestückt werden. Der Hersteller beziffert die Taktrate auf "etwas mehr als 2 Gigahertz". Ebenso soll der Cache-Speicher geringfügig größer sein als bei den derzeitigen Power-4-Chips.

Die wichtigste Funktion aber wird das simultane Multithreading sein, das vergleichbar ist mit Intels "Hyper-Threading". IBM selbst hatte schon in früheren Versionen der 64-Bit-CPU das Hardware-Multithreading implementiert, das es erlaubte, einen Prozessor wie zwei virtuelle aussehen zu lassen. Im Power-4-Prozessor wurden erstmals zwei Prozessorkerne in einen Chip gegossen. Der Power 5 wird beide Techniken kombinieren. IBM erwartet, dass Systeme ("Squadron"-Familie) auf Basis der neuen CPU viermal so leistungsfähig sein werden wie das derzeitige Flaggschiff "Regatta", das mit Power-4-Chips arbeitet. (kk)