Web

HyperTransport 2.0 soll Chip-Verbindungen Beine machen

30.01.2003

MÜNCHEN (COMPUTERWOCHE) - Das von AMD gegründete HyperTransport Technology Consortium will im Laufe des Jahres die Version 2.0 der HyperTransport-Spezifikationen herausbringen. Der I/O-Bus soll Datentransferraten von 20 bis 40 Gigabyte/s zwischen Chips ermöglichen. Mit der aktuellen Version 1.0 des Standards sind, abhängig von der Konfiguration, nur Übertragungsraten von 6,4 bis 12,8 Gigabyte/s möglich. Die höhere Bandbreite wirke sich vor allem auf Server- und 3D-Anwendungen aus, sagte, Gabriele Sartori, President des Konsortiums.

Ab sofort ist das Zwischen-Release 1.05 der Spezifikationen verfügbar. Im Gegensatz zur Version 1.0 lassen sich jetzt beliebig viele Geräte verbinden. Außerdem wurde die Fehlerkorrektur verbessert. Das Konsortium hat zudem ein Kompatibilitätsprogramm herausgebracht, das Herstellern die Integration der Technologie erleichtern soll. Das Programm besteht unter anderem aus Prüflisten für elektronische Komponenten und Protokolle.

Dem HyperTransport Technology Consortium gehören unter anderem Apple, Broadcom, Cisco, Nvidia, Sun und Transmeta an. (lex)