Grafisches Chip-Design mit Express-V-HDL

31.07.1992

MÜNCHEN (pi) - Mit der neuen Entwicklungssoftware "Express-V-HDL"- von Berner & Mattner soll es möglich sein, Asics (application specific integrated circuits) grafisch zu konstruieren, ohne in einer formalen Beschreibungssprache wie VHDL oder Verilog zu programmieren. Hat man den Chip auf dem Bildschirm entwickelt, könne das Programm diese Konstruktion in VHDL- oder Verilog-Code überführen, so der Hersteller. Dabei lasse sich aus VHDL- und Verilog-Code aus anderen Entwicklungssystemen einbinden. Das neue Produkt sei darüber hinaus in der Lage, das Verhalten eines Chip Modells zu simulieren.

Express-V-HDL setzt eine Workstation mit 12 MB Hauptspeicher unter Unix mit X-Windows-Benutzeroberfläche voraus. Das Produkt ist ab sofort zum Preis von 35 000 Dollar erhältlich.