Hohe Verarbeitungsleistungen durch gesättigten Transistor:

10 000 Logikschaltungen auf dem Chip

30.10.1981

SAN FRANCISCO, Calif. - (cw) - Auf der kürzlich abgehaltenen Wescon/81 beschrieben zwei Ingenieure der IBM ein experimentelles Schaltungsprinzip, das beträchtliche Auswirkungen auf die Technologie der Datenspeicherung haben kann.

Durch die Anordnung gesättigter Transistoren als Kondensator und nicht, wie bisher allgemein üblich, als Schaltelemente, wollen die beiden Ingenieure - Jack Dorler und Joseph Mosley - bis zu 10 000 Logikschaltungen von höchster Leistung auf einem Chip unterbringen. Und bei ihrer Anwendung in Speicher-Decodierungsschaltkreisen rechnen sie mit einer Verbesserung der Schaltgeschwindigkeit und Reduzierung der Leistungsaufnahme. Anläßlich seines Vortrags über dieses Schaltungsprinzip im Rahmen der Wescon-Session "Very High-Speed Digital Large-Scale Integration" sagte Dorler, daß die übliche Vorgehensweise bei der Integration von zwei Kondensatoren eine große Grundfläche beansprucht, was dem Trend in der heutigen "high-technology world" widerspricht. "Bisher hatte man die Sättigung eines Transistors als unvereinbar mit der Verwendung schneller Schaltungen angesehen. Wird aber der gesättigte Transistor als Kondensator anstatt als Schaltelement angeordnet, erhält man eine beachtlich hohe Kapazität bei geringem Leistungsaufwand", stellte Dorler fest. Ein Transistor ist gesättigt, wenn sowohl der Emitterübergang als auch der Kollektor im "Ein"-Zustand vorwärts vorgespannt sind.

Die beiden Ingenieure erklärten daß mit der zunehmenden Reifung der Halbleitertechnologie Verbesserungen des Schaltungsentwurfs immer wichtiger werden. Es müssen neue Wege zur Verbesserung der Effizienz beschritten werden. Die IBM stellte fest, daß der Dorler-Mosley-Effekt diese Effizienz verbessert, da die Leistung zum größten Teil während des Übergangs aufgenommen wird. Bis jetzt haben die Entwurfsingenieure das Sättigungsverfahren vermieden, weil es in den meisten Fällen zu beträchtlichen Verzögerungen führt.

Das unter dem Namen Dorler-Mosley-Saturated-Transistor-Effect bekannte Verfahren wurde bei der IBM General Technology Division in East Fishkill, N. Y., entwickelt. In der Speichertechnologie erwartet man, daß aus einem Chip mit einer Geschwindigkeit von 20 Nanosekunden bei einer Leistungsaufnahme von zwei bis drei Watt ein solches von 12 Nanosekunden und 1,5 Watt werden könnte, bei gleichzeitiger Verdoppelung der Speicherkapazität von 1024 auf 2048 Byte.

Sollten sich die Erwartungen der beiden Ingenieure bestätigen, daß gesättigte Transistoren als Kapazitäten ohne großen Flächenaufwand verwendet werden können, steht der Entwicklung neuartiger, extrem schneller Schaltungen in LSI-Technik nichts mehr im Weg.

Aus COMPUTERWORLD vom 28. September 1981 übersetzt von Hans J. Hoelzgen, Böblingen.